硬件上的原型无线通信算法

这Xilinx的Communications To万博1manbetxolbox™支持包^®Zynq^®基于收音机使您能够在基于Xilinx zynq的无线电硬件上设计、原型和验证实用的无线通信系统。

使用基于Xilinx zynq的无线电作为I/O外设，利用MATLAB实时发送和接收任意波形^®系统对象或Simulink万博1manbetx^®块。
传输并接收框中的RF信号，从现实世界的条件下启用SDR设计的快速测试。
在一个或两个通道上发送和接收数据。
轻松配置RF无线电设置。
使用突发模式获取高带宽信号。
在Si万博1manbetxmulink中，定制和原型SDR算法。只针对设备的FPGA结构，或在ARM上部署分区的软硬件协同设计实现^®处理器和设备的FPGA fabric (Windows^®操作系统只)。
运行应用程序示例以开始。

支持包提万博1manbetx供了两个工作流程:

仅限FPGA定位 - 此工作流使用HDL Coder™的生成的HDL代码用于Xilinx Z万博1manbetxynq平台的HDL编码器支持包．
软硬件协同设计——该工作流还使用了HDL编码器用于Xilinx Z万博1manbetxynq平台的HDL编码器支持包．它还需要万博1manbetx仿真软件编码器™,嵌入式编码器^®,Xilinx Zynq平台的嵌万博1manbetx入式编码器支持包．

这LTE MIB Recovery and Cell Scanner Using Analog Devices AD9361/AD9364(Xilinx Zynq-Based Radio万博1manbetx通信工具箱支持包)万博1manbetx支持包示例显示如何使用硬件软件共同设计工作流程从而从其部署设计LTE HDL MIB恢复到带无线电女性卡的硬件板。这LTE接收机使用模拟设备AD9361/AD9364(Xilinx Zynq-Based Radio万博1manbetx通信工具箱支持包)万博1manbetx支持包示例显示如何捕获用于测试您的设计的Live LTE数据。

如何安装支持包万博1manbetx

一种万博1manbetx支持包是一个加载项，使您可以使用MathWorks^®产品具有特定的第三方硬件和软件。万博1manbetx支持包使用基本产品的许可证。例如，基于Xilinx Zynq的广播电台的通信工具万博1manbetx箱支持包需要通信工具箱许可证。

使用MATLAB万博1manbetx安装支持包附加组件菜单。你也可以用the附加组件菜单更新已安装的支持包软件或更新第三方硬件上的固件万博1manbetx。

在MATLAB上安装支万博1manbetx持包家选项卡,环境部分，点击附加组件>获取硬件支持包万博1manbetx．您可以通过选择类别(例如硬件供应商或应用程序区域)或执行关键字搜索来筛选此列表。

搜索附加组件列表Zynq，并安装以下支持包:万博1manbetx

基于Xilinx Zynq的广播电台的通信工具万博1manbetx箱支持包
用于Xilinx Z万博1manbetxynq平台的HDL编码器支持包
Xilinx Zynq平台的嵌万博1manbetx入式编码器支持包(仅用于软硬件协同设计)

当支持包安装完成后万博1manbetx，您必须设置主机和无线电硬件。对于Windows系统，安装程序提供有指导的安装步骤。Linux^®系统，安装程序链接到手动设置说明。

设计要求

这基于Xilinx Zynq的广播电台的通信工具万博1manbetx箱支持包提供了一个参考设计，您可以使用该设计创建集成到无线电硬件中的IP核。使用HDL Workflow Advisor来指导您使用参考设计生成可共享和可重用的IP核心模块。

要使用参考设计，FPGA目标设计必须使用流数据接口，该接口具有指示每个样本有效性的控制信号。无线HDL工具箱™模块提供了这个接口。使用示例控制总线选择器块将有效控制信号与总线分开。

要使用支持包部署设计，您的设计必须满足这些先决条件。万博1manbetx

每个数据输入或输出必须是16位。适合参考设计的HDL子系统不支持端口处的复杂信号。万博1manbetx处理复杂的输入和输出，模型在子系统边界处的单独I和Q端口。
为给定参考设计的所有端口建模，即使不使用端口。
在Si万博1manbetxmulink中，必须以相同的采样率驱动输入和输出数据和有效信号。因此，子系统的输入和输出时钟速率必须相等。
以HDL子系统的最快速率时钟数据和有效信号。
仅针对fpga的目标工作流:
- 不支持双工操作。万博1manbetx使用发送或接收操作，但不要两者都使用。
对于硬件 - 软件共同设计工作流程：
- 支持双工操作。万博1manbetx您可以在同一设计中同时使用发射机和接收机模块。
- AXI4-Lite寄存器端口可以以任意速率计时。
- 在单通道模式下，您可以仅发送或接收包含偶数样本的数据帧。如果使用奇数样本，软件将在每个帧的末尾插入零样本。

实时设计会遇到比在Simulink中模拟的更大的数据量和更大的状态进展集。万博1manbetx确保建模和生成控制逻辑来处理子帧之间的重新启动。考虑添加额外的子系统端口，以便在将设计部署到板上之后，调试这些扩展状态的可见性。

调试设计

一旦设计部署到电路板，您的设计中内部信号的可见度要少得多。为了提高可见性，您可以在生成IP核心之前向子系统添加临时输出端口。可以帮助调试的信号是设计状态，MUX选择信号或其他控制参数，以及数据路径的中间阶段的数据值。您还可以添加输入端口和MUXES，以便选择外部控制诸如MUX选择信号和增益值的参数。

当您在外部模式下模拟板上的设计时，可以从Simulink驱动和查看这些端口。万博1manbetx这Xilinx Zynq Axi接口块生成的软件模型提供了一个Simulink接口到您的设计的输入和输出端口，而它是在板上运行的。万博1manbetx

一旦您相信您的设计表现正常，您可以删除这些端口并重新生成IP核心。

另一种调试策略是包括在FPGA上存储存储在存储器中的已知输入信号。此内存可以是Simulink模型中生成的HDL代码的一部分。万博1manbetx这LTE MIB Recovery and Cell Scanner Using Analog Devices AD9361/AD9364(Xilinx Zynq-Based Radio万博1manbetx通信工具箱支持包)万博1manbetx支持包示例显示输入端口externalDataSel这在存储的数据集和来自无线电的实时数据之间提供交换机。