你能分享你的设计吗?乘数的大小你有什么想法?
ConstMultiplierOptimization (CSD / FCSD)
将是一个不错的选择如果你有获得块(乘以常数)和您不想使用FPGA硬乘数。
如何优化与高密度脂蛋白编码器乘法
12个视图(30天)
显示旧的评论
你好社区
我用仿真软件生成VH万博1manbetxDL代码。系统运行在2.5 MHz的采样率和应该运行在100 MHz的目标架构。
模型使用相当多的常数乘法,太多适合FPGA,即可用DSP模块是不够的。
由于FPGA上运行更快的时钟比仿真软件模型,我想使用的40个时钟周期来优化系统通过实现乘法基于之间的转移万博1manbetx和增加算法或多路复用硬件乘法器。
1)是否可以自动实现这种转变和添加方法与高密度脂蛋白编码器吗?如果是,如何?
2)它可以自动实现多路复用的方法与高密度脂蛋白编码器吗?如果是,如何?
3)有可能自动近似与最近的一个常数fixpoint表示,然后实现乘法作为移位操作?如果是,如何?
答案(1)
Kiran Kintali
2020年7月21日
ConstMultiplierOptimization
的
ConstMultiplierOptimization
实现参数允许您指定使用数字签名的规范(CSD)或分解CSD优化处理系数乘法器操作在生成的代码中。
下面的表显示了
ConstMultiplierOptimization
参数值。
ConstMultiplierOptimization
设置
描述
“没有”
(
默认的
)
默认情况下,高密度脂蛋白编码器不执行CSD或FCSD优化。生成的代码获得块保留乘数操作。
“CSD”
当你指定这个选项,生成的代码会减少使用的区域模型,同时保持或增加时钟速度,使用规范化签名的数字(CSD)技术。CSD取代乘数与加减操作操作。CSD的加法操作所需的数量降至最低,常数乘以代表二进制数与最小的非零数字计数。
“FCSD”
这个选项使用分解CSD (FCSD)技术,取代乘数操作转变和加/减运算操作数的某些因素。这些因素通常是'但也可以接近2的乘方,这有利于面积缩小。这个选项允许您实现更大比CSD面积缩小,成本的降低时钟速度。
“汽车”
当你指定这个选项,高密度脂蛋白编码器CSD或FCSD优化之间的选择。编码器选择收益率最area-efficient实现的优化,基于条要求的数量。当你指定
“汽车”
编码器不使用乘数,除非条件这样CSD或FCSD优化是不可能的(例如,如果设计使用浮点运算)。
的
ConstMultiplierOptimization
参数是用于以下模块:
- 获得
- Stateflow®图表
- 真值表
- MATLAB函数
- MATLAB系统
