N位逐次逼近寄存器(SAR)ADC基于
混合信号模块库/ ADC /架构
逐次逼近寄存器(SAR)ADC基于由采样和保持电路(SHA),比较器,一个内部数字到模拟转换器(DAC),和一个逐次逼近寄存器的。
当ADC接收开始命令,SHA被置于保持模式。最显著位(MSB)特区设置为逻辑1
和所有其它位被置为逻辑0
。
特区的输出被反馈到DAC,其输出与输入的输入信号进行比较。如果DAC输出大于模拟输入时,MSB被复位,否则是左侧集。接下来的MSB现在设置为1,直到每一个位SAR是比较重复这个过程。特区在此过程结束时的最终值对应于模拟输入值。转换过程的结束是由指示准备信号。