数据采集流程
使用FPGA数据捕捉观察信号从你的设计而设计FPGA上运行。这个特性捕捉窗口从FPGA的信号数据并将数据返回给MATLAB®或仿真万博1manbetx软件®。
有两个工作流来捕获数据从FPGA板到MATLAB或仿真软件:万博1manbetx
第一个工作流——当你生成与高密度脂蛋白HDL IP编码器™,使用高密度脂蛋白工作流顾问工具来生成数据捕获的IP和集成设计。
第二个工作流——如果你有一个现有的HDL设计,高密度脂蛋白校验™提供工具来生成数据捕获的IP。然后,手动生成的IP集成到您的FPGA设计。
捕获信号从你的设计,高密度脂蛋白验证器生成一个IP核心与MATLAB通信的。使用高密度脂蛋白编码器自动集成的工作流数据捕获IP核设计。否则,手动将这个IP核心集成到您的HDL项目并将其部署到FPGA连同你的设计。然后,使用下列方法之一来捕获数据。
用于捕获数据以MATLAB - HDL验证器生成一个定制的工具,返回捕获的信号数据。或者,您可以使用生成的系统对象™来捕获数据以编程方式。
用于捕获数据模型——高密度脂蛋白验证器会生成万博1manbetx一个块输出端口对应的信号捕获。
在这两种情况下,您可以指定捕获数据的数据类型,数量的windows捕获,捕获数据时触发条件是控制,控制数据捕获和捕获条件。
设计在FPGA上运行时,首先生成的IP核心等待您指定的触发条件。定义一个触发条件通过特定的值匹配的一个或多个信号。当检测到触发器,逻辑捕获一个缓冲区,并返回指定信号的数据/ JTAG或以太网接口的主机。然后可以分析和显示这些信号在MATLAB工作区或仿真软件模型。万博1manbetx
充分利用缓冲区大小和获取有效数据,您还可以定义一个捕获状态。定义一个捕获条件相同的方式定义触发条件。当触发检测和捕获条件满意,逻辑只捕获指定信号的有效值。
生成和使用HDL工作流集成数据捕获IP顾问
当你使用高密度脂蛋白工作流顾问工具来生成你的HDL设计,在仿真软件第一次有趣的信号标记为测试点。万博1manbetx
请注意
捕捉不支持Xilinx FPGA数据万博1manbetx®整个的®设备高密度脂蛋白工作流顾问工具。从整个的设备来捕捉数据,使用现有的HDL设计工作流。
配置您的设计使用高密度脂蛋白工作流顾问工具:
选择连接通道通过设置的类型FPGA数据捕获(高密度脂蛋白校验需要)参数设置目标参考设计的任务。有关更多信息,请参见设置目标参考设计(高密度脂蛋白编码器)。
使一代通过选择测试点使高密度脂蛋白DUT端口生成测试点参数设置目标接口的任务。有关更多信息,请参见设置目标接口(高密度脂蛋白编码器)。
测试点的信号连接到
FPGA数据捕获
接口的设置目标接口的任务。设置缓冲区大小和最大深度序列的数据收集生成RTL代码和IP核心的任务。在IP核心,包括捕获条件逻辑选择包括在FPGA数据捕获捕获条件逻辑。有关更多信息,请参见生成RTL代码和IP核心(高密度脂蛋白编码器)。
然后,运行完成剩下的步骤为设计和程序生成HDL FPGA。数据捕捉IP核心集成在生成的设计。现在您已经准备好捕获数据。
配置和生成IP核心为现有的HDL设计
在捕捉FPGA数据之前,首先指定哪个信号捕获,多少样品回来。使用FPGA数据捕捉组件发生器配置这些和其他设置,生成HDL IP核。IP核心包含:
一个端口为每个信号要捕捉或使用作为触发条件的一部分
记忆捕捉每个信号样本你请求的数量
JTAG或以太网接口逻辑与MATLAB通信
触发器和捕获条件逻辑,可以在运行时配置
已经准备好,可以捕获信号从FPGA控制数据流
该工具还生成一个定制的FPGA数据捕获工具、系统对象和模型与FPGA通信。
IP集成到FPGA
MATLAB与FPGA通信,您必须生成的高密度脂蛋白IP核心融入你的FPGA设计。如果你使用了高密度脂蛋白工作流顾问工具来生成你的数据捕获IP,这一步是自动的。在这种情况下,数据捕获IP作用于单个钟的速度,这是测试设备的主时钟(DUT)。如果你没有使用高密度脂蛋白工作流顾问生成报告工具,按照说明基于你的设备的家庭。
非整个的设备
按照下列指示来整合datacapture
高密度脂蛋白IP核心到FPGA设计目标Xilinx non-Versal设备。
创建一个Vivado®项目。
导航到
hdlsrc
文件夹中。遵循这些步骤根据您的连接类型之一。
JTAG——添加生成的HDL文件
hdlsrc
Vivado项目文件夹。然后实例化高密度脂蛋白IP核,datacapture
HDL代码。连接datacapture
你要求的信号捕获和触发器。以太网-运行
insertEthernet
在Vivado Tcl脚本通过执行这个命令控制台。源。/ insertEthernet.tcl
整个的设备
按照下列指示来整合datacapture
高密度脂蛋白IP核心到FPGA设计有针对性的在Xilinx整个的设备。
请注意
FPGA数据采集支持整个的设备仅JT万博1manbetxAG连接可用。
打开你的Vivado块设计。
导航到
hdlsrc
文件夹中。插入
datacapture
IP块设计,连接的IP BSCAN_USER2界面Xilinx整个的平台CIPS IP通过执行这个命令在Vivado Tcl控制台。源。/ insertVersalFPGADataCaptureIP.tcl
完整的块连接设计的
clk
,clk_enable
,输入数据端口的数据捕获IP。
编译项目和程序的FPGA通过JTAG电缆新形象。
捕获数据
FPGA数据捕获IP核心通信在JTAG或网线你的FPGA板和主机之间。确保所需的电缆连接。捕捉数据之前,您可以设置捕获的数据的数据类型,设置触发条件,指定当捕获数据,并设置一个捕获条件,指定要捕获的数据。这些选项来配置和捕获数据,您可以:
打开FPGA数据捕获工具。设置触发器,捕获条件、参数和数据类型,然后捕捉数据到MATLAB工作区。
使用生成的系统对象来自
hdlverifier.FPGADataReader
。设置数据类型、触发条件、和捕获条件使用系统的方法和属性对象,然后调用对象捕捉数据。在仿真万博1manbetx软件中,打开生成模型和配置的参数FPGA数据阅读器块。然后运行模型来捕获数据。
之后捕获数据,并将其导入MATLAB工作区或仿真软件模型,可以分析、验证,并显示数据。万博1manbetx
另请参阅
FPGA数据捕捉组件发生器|FPGA数据捕获|hdlverifier.FPGADataReader
|FPGA数据阅读器