万博1manbetxSimulink Design Verifier
识别设计错误，证明要求合规性，并生成测试
万博1manbetxSimulink Design Verifier™使用形式化方法识别模型中隐藏的设计错误。它检测模型中导致整数溢出、死逻辑、数组访问违规和被零除法的块。它可以正式验证设计满足功能需求。对于每个设计错误或需求违背，它生成一个模拟测试用例用于调试。
万博1manbetxSimulink Design Verifier为模型覆盖和自定义目标生成测试用例，以扩展基于需求的测试用例。这些测试用例驱动模型以满足条件，决定，修改条件/决策（MCDC）和自定义覆盖目标。除了覆盖目标外，您还可以指定自定义测试目标，以自动生成基于需求的测试用例。
万博1manbetx通过支持行业标准IEC认证套件（对于ISO 26262和IEC 61508）和做资格套件（对于do-178和do-254）。
开始：
运行时和诊断错误
在运行模拟之前，您可以检测运行时和建模错误，包括整数溢出，逐个界面，阵列超出界限，子正数值和浮点错误以及数据有效性错误。
死亡逻辑
在模型中查找在模拟和执行生成的代码时无法激活的对象。 |
在模型中查看死亡逻辑。
测试向量分析缺失的覆盖范围
增强并扩展现有手动创建的测试用例以解决不完整的模型覆盖范围。 |
C / C ++代码的测试用例
生成测试用例，以增加所生成的代码和C / C ++代码的覆盖范围万博1manbetx®块和in.州流程®图表。
为调用C代码的模型生成测试。
安全要求
验证您的设计是否根据正式定义的安全要求使用马铃薯®，s万博1manbetximulink和stateflow。
简化部署模型
在完全验证主变异体模型之后，使用Variant Reducer为有效配置的子集生成一个简化模型。所有相关的文件和变量依赖关系也减少了。简化后的工件被打包在一个单独的文件夹中，便于与客户和合作伙伴进行部署和共享。
创建缩小模型。
