视觉HDL工具箱

FPGA和ASIC的设计图像处理，视频和计算机视觉系统

Vision HDL Toolbox™为FPGA和ASIC上的视觉系统设计和实现提供了像素流算法。它提供了一个设计框架，该框架支持各种接口类型，框架大小和帧速率。万博1manbetx工具箱中的图像处理，视频和计算机视觉算法使用适合HDL实现的体系结构。

该工具箱算法旨在生成VHDL中可读的可读代码^®和Verilog^®（使用HDL Coder™）。生成的HDL代码对帧大小为8K分辨率和高帧速率（HFR）视频进行了FPGA预处理。

工具箱功能可作为MATLAB提供^®功能，系统对象和Simulink万博1manbetx^®块。

开始

了解视觉HDL工具箱的基础知识

在基于帧的视频和像素流之间转换

选择用于流视频处理的块或系统对象

使用HDL编码器生成HDL代码，使用HDL Verifier™验证，使用硬件支持软件包原型万博1manbetx

万博1manbetx支持第三方硬件，例如xilinx^®Zynq^®使用FMC HDMI CAM