SoC Blockset
设计、评估和实现SoC硬件和软件架构
SoC Blockset™提供Simulink万博1manbetx®用于建模，模拟和分析芯片（SOC）上的硬件和软件架构的模型，模拟和分析硬件和软件架构的块和可视化工具。您可以使用内存模型，总线模型和I / O模型构建系统架构，并与算法一起模拟架构。
SoC SlockSet允许您使用生成的测试流量或实际I / O数据模拟内存和内部和外部连接，以及调度和操作系统效果。您可以快速探索不同的系统架构，估算硬件和软件分区的界面复杂度，并评估软件性能和硬件利用率。
SoC Blockset为Xilinx导出参考设计®和英特尔®FPGA设备和SoC平台，包括Zynq®-7000，UltraScale +™和英特尔SOC FPGA。这些参考设计可与Xilinx和英特尔设计工具一起使用。
开始：
分析算法资源使用情况
分析Simuli万博1manbetxnk模型或MATLAB函数以生成报告，总结实现所需的算术运算符的数量。使用这些报告来比较不同的体系结构、执行设计折衷和探索硬件/软件分区。
查看实现MATLAB函数或Simulink模型所需的运算符的估计数量和类型。万博1manbetx
内存事务
对硬件逻辑和嵌入式处理器之间的共享内存事务进行建模和模拟。配置DMA内存控制器来仲裁内存流量。在模拟中考虑内存延迟和吞吐量。
任务执行
由操作系统（OS）管理的嵌入式过程中的模型任务执行。模拟准确定时的任务，考虑上下文切换，任务抢占和执行持续时间。模型软件中断由FPGA结构产生。应用统计数据以模拟非法的任务持续时间，或应用在硬件测试期间记录的任务持续时间。
使用时序图可视化任务抢占，上下文切换和执行持续时间。
SoC模型模板
使用循序渐进的方法从头开始构建完整的SoC应用程序模型，或者从预定义的硬件/软件协同处理模板开始，包括视觉和通信应用程序模板。
使用预定义的模型模板为SoC应用程序构建模型。
用录制的I / O数据进行仿真
记录硬件外设源（如RF信号或HDMI数据），然后将录制播放为模拟或硬件测试中的源。
将录制播放为仿真的源。
任务执行分析
通过运行包含定时器驱动和事件驱动任务的Simulink模型来模拟SoC应用程序的软件系统。万博1manbetx可视化任务执行时间、抢占、速率超出、下降和核心利用率。使用从以前的模拟或直接从SoC设备捕获的任务定时数据在模拟中重放任务执行。
执行任务执行时间的统计分析。
模拟共享内存事务和分析性能。
设备内存性能监控和任务执行分析
测量SOC设备上的存储器性能和任务执行，然后可视化和分析这些测量以调整SOC模型以满足您的系统性能要求。使用来自MATLAB的SOC设备或来自SIMULINK TEST BENCH的SOC设备实时交互。万博1manbetx
用代码插装分析器度量任务执行。
生成参考设计
为可编程逻辑生成参考设计。参考设计是配置了IP核网络的数据和控制路径，可以连接到外部存储器和软件应用程序。SoC Blockset连接到Xilinx和英特尔设计工具，以产生位流，然后对FPGA和SoC板进行编程。
生成参考设计，以使用使用HDL编码器生成的HDL算法IP。
目标婴儿床董事会和客户委员会
在支持的硬件套件上实现硬件/软件应用，包括Xilinx Zynq UltraScale+万博1manbetx mpsoc和rfsoc, Zynq-7000 SoC和Intel Cyclone和Arria SoC fpga。目标板使用硬件支持包或构建支持自定义板。万博1manbetx
探索画廊(4张图片)。
使用ADC, PWM和任务管理器模块来模拟触发行为
IPC通道模拟在不同处理器上执行的裸金属进程之间的通信。
部署到微控制器和微处理器板
通过使用嵌入式编码器生成软件应用程序在硬件板上执行快速原型设计。对微调应用程序执行设备配置文件。
将软件应用程序部署到TI Delfino F28379D Launchpad
流传输
使用流写块将数据从处理器流到硬件逻辑。
FPGA IP核中断
将中断请求从硬件逻辑发送到软件任务，并使用中断通道对中断请求进行仲裁
ADC和PWM外设
模拟模数转换器和脉冲宽度调制器外设。
多处理器支持万博1manbetx
模拟单个SoC设备中的多个处理器，处理器之间进行通信。
德州仪器C2000支持万博1manbetx
在TI C2000处理器上模拟、分析和原型嵌入式软件。
看到发布说明有关这些特性和相应功能的详细信息。
MATLAB用于FPGA，ASIC和SOC发展
领域专家和硬件工程师使用MATLAB®和模拟万博1manbetx®开发用于在FPGA、ASIC和SoC设备上部署的原型和生产应用程序。
