本文解释了如何使用HDL编码器™和基于模型的设计实现与半导体技术学术研究中心(STARC)设计风格指南和DO-254标准的一致性。HDL编码器生成目标无关，可合成的Verilog^®和硬件描述语言(VHDL)^®从MATLAB代码^®函数,仿真软件万博1manbetx^®模型和Stateflow^®图表。生成的HDL代码是位真和循环精确的源设计，可以针对fpga和asic的原型和生产。

本文概述了使用HDL编码器生成符合标准的ASIC和FPGA设计的主要步骤，并解释了如何使用HDL编码器的功能来增强和促进关键阶段的一致性测试硬件设计工作流。

这篇文章发表在版网络。

读完整篇文章。