MathWorks今天宣布，随着MATLAB和Simulink产品系列的最新版本2019b的发布，万博1manbetx视觉HDL工具箱包括本地多像素流支持处理高帧速率(HFR)和高分辨率的视频FPGAs。万博1manbetx视频、图像处理和FPGA设计工程师在处理分辨率为240fps或更高的4k或8k视频和视频时，可以加快行为和实现权衡的探索和模拟。万博 尤文图斯

工程师设计fpga高分辨率和HFR视频实时处理的应用,如工业检测、医学成像和情报,监视,挑战和 侦察(ISR)来满足吞吐量,资源使用,能耗的目标。Vision HDL Toolbox提供了可以并行处理4或8个像素的块，底层硬件实现自动更新，以支持使用指定的并行度进行模拟和代码生成。万博1manbetx该功能帮助硬件工程师与图像和视频处理工程师协作，在抽象的高级别上探索和模拟视觉处理硬件行为。通过增加高密度脂蛋白编码器设计工作流,工程师可以生成synthesizable,优化独立于目标 硬件描述语言(VHDL)或Verilog 代码直接从他们的高级模型验证。

MathWorks首席产品营销经理Jack Erickson说:“在FPGA、ASIC和SoC设备上实现视觉处理算法需要在吞吐量和资源使用之间进行巧妙的权衡，4k、8k和高帧速率视频将使这一挑战成倍增加。”“探索解决方案空间并在高抽象级别上进行模拟，可以帮助工程师在致力于寄存器传输级别(RTL)之前更快地集中于体系结构。”视觉HDL工具箱和它的本地多像素每时钟处理自动实现所有的细节，因此工程师可以专注于开发硬件就绪的算法，以满足他们的要求。”

Vision HDL Toolbox为在FPGA、ASIC和SoC设备上设计和实现视觉系统提供了像素流算法。它提供了一个设计框架，支持各种接口类型、帧大小和帧速率。万博1manbetx工具箱中的视频和图像处理算法模拟硬件实现，包括延迟、控制信号和行缓冲区

工具箱算法用于生成可读,在硬件描述语言(VHDL) synthesizable代码和Verilog (HDL编码)。生成的HDL代码是fpga证明的帧大小高达8k分辨率和HFR视频。

视觉HDL工具箱R2019b是全球上市。要了解更多信息，请访问：mathworks.com/s manbetx 845products/vision-hdl。