“MATLAB、S万博1manbetximulink和HDL Coder对我们来说是必不可少的，因为我们可以模拟、调试和验证我们的设计作为一个可执行的规范，然后几乎在任何时间生成初始的HDL。”
小泉安寿司
今天的存储设备，包括固态硬盘驱动器(ssd)和硬盘驱动器(hdd)，需要先进的信号处理子系统来实现高速数据加密和错误纠正。在许多组织中，工程师用C或c++为这些子系统开发初始算法。然后将算法作为参考模型用于编写和验证FPGA或ASIC实现的HDL代码。将参考C算法转换为HDL既费时又容易出错，因为工程师必须将C的顺序行为映射到硬件的并行行为。这个过程使得设计迭代非常困难。
Siglead公司的工程师使用MATLAB进行基于模型的设计®和仿真软万博1manbetx件®为了弥合算法开发和HDL实现之间的差距，Siglead总裁兼首席执行官Atsushi Esumi表示：“从算法工程师设计的参考模型转移到硬件工程师开发的HDL或RTL实现可能很困难，因为工程师来自如此不同的背景。”。“通过MATLAB和Simulink，我们的算法工程师可以自行生成HDL。这加快了开发速度，使我们的硬件工程师能够专注于其他关键设计任务，如速度和尺寸优化。”万博1manbetx
Siglead希望缩短两个核心信号处理系统的开发时间：用于HDD的纠错系统（最初将在FPGA上实现）和用于SSD的AES加扰ASIC。
在HDD项目中，Siglead需要评估几个设计，以确保FPGA实现尽可能紧凑。在SSD项目中，实时性能和时间对于满足组件6.4 Gbps的要求至关重要。
使用Siglead的C语言开发参考模型然后手工编码HDL的传统过程，这两个项目都异常困难。Esumi解释道:“我们的系统包括复杂的信号流和反馈循环，这些很难用C语言描述。“即使我们增加了工程师，我们也无法按时完成项目，因为更大的团队会增加沟通的挑战。”
在过去，很难确定参考模型结果和HDL结果之间存在任何差异的原因。系统级的误码率和其他性能指标验证也是一项挑战。
Siglead工程师使用MATLAB、Simulink和HDL万博1manbetx编码器™对其SSD和HDD系统中的信号处理组件进行建模、模拟、验证，并自动生成可合成的HDL代码。
对于硬盘信号处理组件，工程师们使用Simulink对几种设计进行建模，包括并行架构，将从驱动器头部采集的信号组装成数据。万博1manbetx
Simu万博1manbetxlink模型作为整个项目的可执行规范，使团队能够通过模拟验证早期设计的功能。
使用定点设计师™，该团队将浮点设计转换为定点设计，然后优化定点数据类型以完成周期精确模型。
工程师们生成了位真合成VHDL®使用HDL Coder从定点Simulink模型中编万博1manbetx写代码，并将其部署到Xilinx上®斯巴达式的®6 FPGA。他们通过比较FPGA的输出和精确周期的Simulink模型的输出来验证FPGA的实现。万博1manbetx对于SSD控制器，Siglead工程师在MATLAB中开发并测试了密钥加密算法。然后他们使用MATLAB函数块将算法合并到Simulink系统模型中。万博1manbetx
从那时起，工程师们就开始遵循他们在HDD项目中使用的相同的工作流程。在验证浮点模型后，他们使用定点设计器将其转换为定点。然后他们用HDL编码器生成HDL代码，并用HDL模拟器模拟代码。
Siglead按时完成了这两个项目。SSD控制器的最终ASIC设计已经提交给foundry，以生产工程样品。HDD组件的设计已经进入生产阶段。
开发时间缩短约75%Esumi说：“通过从经过验证、周期精确的Simulink模型自动生成HDL代码，我们省去了手工编写HDL和验证其功能所需的时间。”。“我们估计万博1manbetxHDD项目将需要四个月的时间，但我们在一个月内完成了它。使用我们之前的流程，SSD项目将需要两个月，在一周内完成。”
设计修改在数小时内完成．“有了MATLAB、Simu万博1manbetxlink和HDL Coder，我们大大加快了设计迭代，”Esumi说。“在SSD项目中，当我们修改设计以通过并行化提高性能时，我们在3个小时内完成了修改。按照我们之前的流程，我们需要三天时间。”
工程生产力提高“MATLAB和Simuli万博1manbetxnk使我们能够在生产性工程工作上花费更多的时间，包括开发算法和探索设计方案，”Esumi说。“SSD的复杂信号处理算法仅由两名工程师开发，他们使用HDL编码器在RTL中实现了设计。”
加入客户参考计划
您还可以从以下列表中选择网站：