实现STARC和做- 254合规使用HDL编码器生成的代码

本文阐述了如何实现符合半导体技术学术研究中心(STARC)设计风格指南和做- 254标准使用HDL编码器™和基于模型的设计。高密度脂蛋白编码器生成独立于目标,synthesizable Verilog^®和硬件描述语言(VHDL)^®从MATLAB代码^®函数,仿真软件万博1manbetx^®模型和Stateflow^®图表。生成的HDL代码bit-true cycle-accurate源设计,并且可以针对fpga和asic为原型和生产。

本文概述了主要步骤使用HDL编码,生成符合标准的ASIC和FPGA设计和解释了HDL编码器特性可以用来加强和促进合规测试的关键阶段硬件设计工作流。

这篇文章发表在版网络。

读完整篇文章。