无线HDL工具箱

无线HDL工具箱

Entwicklung undingierung von 5g-und LTE-KommunikationSteilsystemenFürFPGAS,Asics und SoC

Jetzt Beginnen:

硬件-TeilsystemeFürreferenzanwendungen

Integerieren Sie Vordefinierte und auf fpgas erprobte teilsysteme,um die sufizienz ihres systementwurfs zuerhöhen。

5G NR-(新收音机)Zellensuche

Führensie die同步vonprimär-undsekundärsignalen(pss und sss)Gemäß5G NR标准MIT Diesem AUF硬件ErprobenTeilsystem Durch。Dies Umfasst Eine Matlab-Algorithmusreferenz Zur Verifizierung。

LTE-Zellensuche,MIB und SIB1-Wiederherstherg

Verwenden Sie Dieses Teilsystem,UM Enodeb-Signale Zu Erkennen und Zu Demodulieren und Um Den Masterinformationsblock(MIB)und Dieficalen im SystemInformationBlock(SIB1)Zur Verwendung在Ihrer FPGA-奥克森Anwendung Zu Decodieren。Das TeilsystemUnterstütztden fdd-und den tdd-modus。在硬件Umigesetzt Hat Sich Erwiesen,Dass es LTE-Signale Auf Drei Unterschiedlichen Kontinesten Erkennt。

konfigurierbarer OFDM-Transmitter und-empfänger

Senden und Empfangen von Daten Mithilfe des Orthogonalen频道频道频道(OFDM)。Konfigurieren Sie参数,SymbolModulationsarten und Code-Raten。Modellieren und Konfigurieren SieBeeinträchtigendeFaktorenWie Das添加剂GaußscheWeißeRauschen(AWGR)。DAS UMFASST EINE Matlab-AlgorithmusReferenz Zur Verifizierung。

WellenFormspektrum Aus DEM F-OFDM-SENDER IM BEISPIEL。

Ip-blöckefür5g-,lte-und funkkommunikation

流算法,AUF硬件erprobt,Für德图里奇·施奈勒埃莱克隆冯·乐克曼丘克温泉 - 特内斯特郡。

IP-Blöcke(知识产权)FÜR5GNR

SieKönnenJETZTFPGA-奥克森ASIC-ANWENDUNGENFÜR5GNRSCHNELLERMITAUF Hardware Erprobten Implientierungenvängigenalmorferfen。Modellieren und Simulieren Sie Hardment-Simptionierungen von algorithmenFürldpc-(低密度奇偶校验 - )Codierung undecodierung,Polar-Codierung und -decodierung Sowie Symbonsmodulation,Zusammen Mit Ihrer BenutzerdefintierenFunktionsität。Generieren Sie Dann MIT HDL Coder™SynthetisierBaren VHDL-奥雷Verilog-RTL代码。

Konfiguration EINES HDL-Optimierten NR-Polar-Decoder块。

ip-blöckefürlte

Modellieren und Simulieren Sie Ifiziente硬件 - infermentierungen LTE-Spezifischer算法,Wie Turbo-,Faltungs-und CRC-encoder und -decoder Sowie OFDM-Demodulatoren。Generieren Sie Dann MIT HDL编码器综合性arben vhdl- oder verilog-rtl-codefürdas gesamte teilsystem。

HDL-Optimierte Turbo-und CRC-DecoderFürlte mit Steuersignalbus。

IP-BlöckeFürZahlreiche标准

Verwenden Sie Auf硬件Erprobte Bausteine,Wie Einen Viterbi-Decoder,Einen DepunkTierer und Eine Fft VariablerGrößeFürIhre硬件 - inverionerung von funkstandards,einschließlichlte,wlan,数字视频广播(DVB),WiMax®und hiperlan sowie inderer satellitenkommunikation。

verwendung von depunktierer-und维特比 - Blöclenzurdecodierung von样本,Die Mit Wlan-Coderaten Codiert Wurden。

Verifikation Mithilfe ihrer 5G-臭味LTE Golden-Reglenz

Verbinden Sie Frame-Basierte algorithmen und Testbenches Mit Streaming-Hardmentierungen,UM Sie Ifizient Zu Verifizieren。

konvertierung zwischen框架und样品

Konvertieren Sie Frame-Basierte Wellenformen Aus Matlab®在Einen Stream Von Samples MitSteuersignalenFürieVerarbeitungAuf Der硬件。Konvertieren Sie Dann Die Ausgabe der Streaming-Hardware在框架中,UM Sie Anhand ihres Golden-Realengorithieren Zu Verifizieren。

Konvertierung Von帧在Samples und Generung Von Steuersignalen。

kosimulation mit hdl und fpga

Verwenden Sie HDL Verifer™,UM IHR Hardware-TeilsystemÜbereineRTL-Simulation Oder MINEM FPGA-ENTWICKLUNGSKIT ZU Verifizieren,DAS MIT IHRER TestumgeBung von Matlab oder Simulink V万博1manbetxeruunden ist。

Hardware-basierte Verifizierung mit HDL Verifier.

" data-toggle="lightbox" class="fluid_link">

Verbinden des FPGA-prototyps Mit 万博1manbetxSimulinkÜbereine硬件 - Basierte VerifizierungMIT HDL验证者。

Bereitstellung Auf FPGA,Asics und SoC

Stellen Sie IhreFunkanwendungMühelosAUF FPGA-Hardment Bereit,UM Sie Mit Live-Airsignten Zu Testen,und Verwenden Sie Dieselben ModelleAuchFürIedeItstellung在Der Produktion。

Bereitstellung在Der Produktion

Verwenden Sie HDL编码器,UM Hochwertige,Zielunabhängigertl-und Axi-Schnittstellen Aus Ihren Hardware-Teilsystemmodellen Zu Generieren。

Generierung Von Code Mit Soc-Interconnect-Schnittstellen。