快速原型使用HDL编码器

Esa-Matti Turtinen和Joonas Jarviluoma,诺基亚

本课程介绍了高级合成(HLS)工作流无线通信快速原型的SoC在诺基亚知识产权(IP)使用。演示介绍了asic的设计与FPGA原型工作流程并提出针对HLS好的设计实践。报告还研究与高密度脂蛋白HDL代码生成编码器™,工作流,期间可能出现的问题和解决方案来克服这些问题。万博尤文图斯检查HLS工作流实例设计尺度和限制的iq数据的力量。这个演示显示了设计的FPGA验证环境。它专注于评估的使用情况和效益HDL编码器HLS工作流针对soc的快速原型设计。

记录:2016年4月21日