高级综合是将设计的高抽象级描述转换为用于输入的注册器传输级(RTL)描述的过程ASIC和FPGA实现工作流。根据高级合成工具的不同，可以使用多种方法来表示这种高级设计描述，而生成的RTL则表示为可合成的Verilog®或硬件描述语言(VHDL)®。
在高抽象级别上工作，使硬件设计人员能够专注于开发满足其项目需求的硬件体系结构上下文中的功能。因为很多ASIC和FPGA设计从MATLAB中的算法开始®和仿真软万博1manbetx件®，这些都是自然环境来执行这个操作设计和验证。
有了高层次的综合，硬件设计人员可以在高层次上集中精力，而不需要实现细节，从而可以轻松地调整更改、跨项目重用和提高生产率功能验证。
高级的合成确实需要一些硬件架构细节如并行性，定时的一些概念在适当情况下，和硬件的数据类型，其通常是固定的点。最高级综合用户依赖于图形环境如Simulink中以可视化的架构和数据流。万博1manbetx一些高层次的综合产品，如HDL编码器™报价自动定点转换或者甚至RTL实现本机浮点操作。
硬件设计师也可以使用:
- 高密度脂蛋白编码器™从Simulink和MATLAB中自动生成可合成的Verilog或VHDL代码，用于实现硬件设计万博1manbetx
- 定点设计™要分析浮点模拟，请提出定点数据类型以适应模拟过程中看到的精度和范围，并管理应用所建议或调整的定点类型的过程
- 高密度脂蛋白校验™验证来自高级合成的HDL实现——无论是在RTL中还是作为网络列表——在功能上是描述算法的MATLAB代码或Simulink模型的正确实现万博1manbetx
- 万博1manbetxSimulink验证、验证和测试产品s manbetx 845测试套件自动化，形式化验证，覆盖范围和需求验证添加到高层次的设计和验证
