一种半导体知识产权核心——常被称为anIP核心是一个可重复使用的HDL组件的FPGA, SoC FPGA，或ASIC设计。
在fpga和SoC fpga中，IP核作为构建块，您可以使用设计工具集成到完整的实现中，例如Vivado®IP积分器和ISE来自Xilinx或转换频率从英特尔。在安巴®AXI version 4 AXI互连协议——更广为人知的名称是AXI4——已经成为用于内存映射和流数据传输的标准协议。
用于生成IP核的通用工作流将生成符合Xilinx和Intel以及AXI4- lite和支持的AXI4接口的IP核万博1manbetxAXI4-Stream协议Xilinx®设备。你可以对它们积分自定义的IP核进入FPGA或SoC FPGA设计与Xilinx Vivado IP集成商或英特尔Qsys。
你可以从IP核生成MATLAB®代码或万博1manbetx®模型。您还可以使用IP核心生成工作流高密度脂蛋白编码器™带有C/ c++的代码生成特性嵌入式编码器®在自动硬件软件工作流程目标是辛克®soc和英特尔®SoC fpga。
有关更多详细信息，请参见高密度脂蛋白编码器™。
