验证

生成HDL测试台架，并与第三方EDA工具进行协同仿真

过滤器设计HDL编码器™提供选项，为您的过滤器生成的HDL代码生成一个测试工作台。测试台将生成的输入刺激应用于为过滤器生成的HDL代码。测试台将HDL滤波器实现的输出与MATLAB中保存的结果向量进行比较^®模拟。您可以配置生成的测试工作台的时钟和重置行为、输入刺激和文件位置。

过滤器设计HDL编码器也提供联合模拟功能，以运行您的HDL模拟导师图形^®的ModelSim^®或抑扬顿挫^®，与Simulink并发万博1manbetx^®。使用此特性来验证您的特性的HDL实现是否与系统设计的其他部分一起工作。该特性需要一个HDL Verifier™许可证。

功能

generatetbstimulus 产生HDL试验台刺激

生成和自定义HDL测试工作台

如何生成和执行HDL测试工作台，以及如何配置测试工作台的属性。

如何生成协同仿真块和模型使用HDL仿真工具。

为第三方HDL工具生成编译和模拟脚本。

说明如何生成一个逆sinc (sinx /x)峰值滤波器的HDL代码，该滤波器添加预强调来补偿数字-模拟转换器(DAC)固有的sinc响应。输入是一个10位的视频信号，输出被缩放以适应逆sinc响应的增益。

打开生活的脚本

说明如何为数字调制解调器中用于时间恢复的分数延迟(Farrow)滤波器生成HDL代码。法罗滤波器结构在下游符号采样之前为所接收的数据流提供可变的分数延迟。这种特殊的FIR滤波器结构允许简单的处理滤波器系数由一个有效的多项式插值公式实现，以提供可变的分数重采样。

打开生活的脚本

使用DSP System Toolbox™和定点设计器™设计一个三级、多速率、定点滤波器，该滤波器实现了数字下变频(DDC)的滤波链，该下变频设计满足全球移动系统(GSM)规范。

打开脚本