视觉HDL工具箱™提供的设计和执行FPGA和ASIC视觉系统的像素流算法。它提供了一个设计框架,支持一组不同的接口类型,帧大小和帧速率。万博1manbetx的图像处理,视频和计算机视觉工具箱算法使用的体系结构适合于HDL实现。
工具箱算法被设计以产生在VHDL可读,可合成代码®和Verilog®(与HDL编码器™)。所生成的HDL代码是FPGA的证明对于帧尺寸高达8K分辨率和高帧速率(HFR)视频。
工具箱功能,可作为MATLAB®功能,系统对象和Simulink万博1manbetx®块。
了解视觉HDL工具箱的基础知识
基于帧的视频和像素流之间转换
选择块或系统对象为视频流处理
生成HDL使用编码器的HDL代码,使用硬件级支持包使用HDL验证™,原型验证万博1manbetx