无线HDL工具箱

无线HDL工具箱

通信系统的概念和实现5G和LTE注入FPGA、ASIC和SoC

En savoir plus:

法国应用系统硬件

在系统设计的有效性方面,FPGA上的系统结构和程序的集成。

Recherche de cellule 5G NR(新无线电)

利用硬件同步系统(PSS和SSS)与标准5G NR进行硬件同步,并使用MATLAB算法进行验证。

查询cell LTE, récupération分组MIB和SIB1

Utilisez ce sous-système pour détecter et démoduler les signaux eNodeB et pour décoder les blos MIB(主信息块)et SIB1(系统信息块)à utiliser dans votre应用FPGA或ASIC。Ce sous-système支万博1manbetx持les模式FDD和TDD, et son efficacité à détecter les signaux LTE sur三大洲différents a été prouvée sur du硬件。

传输和接收OFDM配置程序

传输和接收在données上使用基于répartition正交fréquence的多路复用(OFDM)。配置paramètres,配置符号的调制类型和编码。Modélisez和配置的不完美来自于brit additif blanc gaussien (AWGN)。我理解MATLAB的référence pour la vérification算法。

F-OFDM示例中的幽灵形式问题。

支持IP 5G、LTE等标准

Concevez plus rapidement vos sous-systèmes de télécommunications avec des算法在流éprouvés sur硬件。

propriété智块(IP) 5G NR

Tirez利润implémentations硬件éprouvées d'algorithmes large répandus pour accélérer概念应用5G NR通过FPGA或ASIC。Modelisez et simulez les实现硬件d 'algorithmes倒勒codage / decodage LDPC (controle de parite de faible三硝基甲苯炸药),le codage / decodage polaire等调制/解调de象征,在补充de vos fonctionnalites personnalisees。Utilisez ensuite HDL Coder™pour générer du code RTL VHDL ou Verilog synthétisable。

配置器le bloc NR极性解码器优化

集团IP LTE

Modélisez et simulez des implementation of the Algorithms d’s LTE spécifiques、comme les codeurs et décodeurs Turbo、卷积码et CRC、编码器和调制器OFDM的硬件效率。使用独立的HDL编码器和RTL VHDL,以及Verilog合成系统。

Décodeurs LTE CRC和Turbo优化了HDL总线的控制信号。

集团IP多重标准

Utilisez des block de base éprouvés sur硬件,来un décodeur Viterbi, un dépoinçonneur et une FFT à tail variable pour votre implémentation hardware des normes de télécommunications, notamment LTE, WLAN, DVB(数字视频广播),WiMAX®等等,这是一颗通讯卫星。

利用les blocs Depuncturer和Viterbi解码器为您提供编码服务。

Vérification basée sur votre référence LTE ou 5G

连接算法和测试平台basés sur des trames à des implémentations硬件流pour vérification efficace。

转换中心电车和唱诗班

Convertissez的形式basées关于MATLAB的trames问题®En UN flux d'échantillons avec des signaux de contrôle pour le traitement au niveau hardware。Convertissez suite la sortie streaming du hardware en trames pour vérification par rapport à votre algorithme de référence。

转换串/échantillons et génération d'un signal de contrôle。

联合仿真HDL和FPGA

HDL校验器™ 通过FPGA开发工具包上的模拟RTL将系统硬件注入到测试MATLAB和Simulink的votre环境中。万博1manbetx

vérifier votre sous-système hardware avec HDL Verifier.

" data-toggle="lightbox" class="fluid_link">

连接votre原型FGPA à Simulink pour万博1manbetxvérifier votre sous系统硬件avec HDL验证器

FPGA、ASIC和SoC上的开发

Portez Facilite votre在FPGA上的应用在测试仪上,在生产过程中使用临时无线电和无线电信号模块。

生产中的开发

Utilisez HDL编码器générer的接口RTL和AXI de haute qualité, indépendantes de la cible, à partir de vos modèles de sous-systèmes硬件。

Générez du code avec les interconnexsoc的接口。