系统集成的深度学习处理器IP核

生成深度学习(DL)处理器IP核心采用高密度脂蛋白编码器™和深度学习HDL工具箱™。整合生成的深度学习(DL)处理器IP核心到您的系统设计手动或通过使用HDL编码器和IP核心代工作流

你可以深度学习处理器IP核心集成到您的系统:

生成和集成DL处理器IP Core-Generate通用深度学习处理器IP核心使用深度学习HDL工具箱。生成的深度学习处理器IP核是一个通用的HDL编码器与标准AXI4接口IP核。您可以将生成的通用集成DL IP核心Vivado^®或第四的^®设计。
加速生成的DL处理器IP核心的集成到您的系统设计:
- 阅读AXI4寄存器映射生成的IP核心报告。AXI4寄存器允许MATLAB^®或其他AXI4主设备控制和程序DL处理器IP核心。
- 使用编译器生成的外部内存缓冲区分配。
- 外部内存数据格式的输入和输出。
参考设计基于DL处理器IP核心integration-Generate通用深度学习处理器IP核心使用深度学习HDL工具箱。将生成的深度学习处理器IP核心集成到您的自定义参考设计通过使用HDL编码器。看到创建一个定制的硬件平台(高密度脂蛋白编码器)。你可以设计预处理和后期处理DUT逻辑模型万博1manbetx^®或MATLAB,使用HDL编码器IP核心代工作流集成深度学习的预处理和后处理逻辑处理器。
使用MATLAB运行您的自定义深度学习网络深度学习处理器IP核心和检索深度学习网络预测集成系统设计的结果。

功能

`hdlcoder.ReferenceDesign`	参考设计登记对象,描述了SoC设计参考
`registerDeepLearningMemoryAddressSpace`	添加内存地址空间参考设计
`registerDeepLearningTargetInterface`	添加和注册一个目标接口
`validateReferenceDesignForDeepLearning`	检查参考设计对象的属性值

生成自定义通用的深度学习处理器IP核
这个例子展示了如何生成一个自定义通用的深度学习处理器IP核。
深度学习处理器IP核
了解生成的深度学习处理器IP核心。
使用编译器输出系统集成
使用编译器输出生成的深度学习处理器IP核心融入你的设计。
外部存储器的数据格式
定义输入和输出的外部存储器数据格式。
深度学习处理器IP核心报告
了解生成的文件,注册地址映射,以及如何整合生成的深度学习处理器IP核心。
接口与深度学习处理器IP核
选择批处理模式和流媒体模式来处理多个数据帧。
初始化部署深度学习处理器不使用MATLAB连接
部署您的网络和深度学习处理器IP核心自定义文件。使用脚本解析文件创建和初始化网络和深度学习处理器IP核心部署。