当您从子系统生成HDL代码时,您可以选择生成SystemVerilog测试平台。这个测试平台通过使用从整个Simulink生成的C组件来验证生成的HDL代码万博1manbetx®模型。
您可以在下面的HDL Workflow Advisor中访问此功能HDL代码生成>设置测试台选项,或在“型号配置参数”对话框中HDL代码生成>试验台.或者,对于命令行访问,设置GenerateSVDPITestBench
的属性makehdltb
.
makehdltb |
从模型或子系统生成HDL测试台 |
这个例子展示了如何使用SystemVerilog DPI测试平台来验证需要大量数据集的HDL代码。
选择一个生成的测试平台。