主要内容
生成HDL代码
过滤器设计和HDL设置就绪后，为设计生成HDL代码。
应用您的设置
当您从UI或命令行生成HDL时，编码器
应用已编辑的代码生成选项设置
生成HDL代码和其他请求的文件，如测试台。
从UI生成HDL代码
本节假设您已打开“生成HDL”对话框。请参阅HDL编码器的起始滤波器设计.
要从UI启动过滤器及其测试台的HDL代码生成，请单击生成在生成HDL对话框上。随着代码生成的进行，MATLAB中会出现一系列类似于以下内容的消息®命令窗口：
###开始过滤器的VHDL代码生成过程：iir####生成：D:\hdlfilter#U教程\hdlsrc\iir.vhd####开始生成iir VHDL实体###开始生成iir VHDL体系结构###一阶部分#1###二阶部分#，#3###########成功完成滤波器VHDL代码生成过程：iir####开始生成VHDL测试台###生成输入刺激###完成生成输入刺激；长度2172个样品正在生成：D:\hdlfilter#u tutorials\hdlsrc\iir_tb.vhd##请稍候……#完成VHDL测试平台的生成。
这些消息包括到生成的代码和测试台文件的超链接。单击这些超链接可在MATLAB编辑器中打开代码文件。
从命令提示符生成HDL
设计一个过滤器。
d=F设计低通(‘Fp、Fst、Ap、Ast’,0.2,0.22,1,60)
d=带属性的低通：响应：“低通”规范：“Fp、Fst、Ap、Ast”描述：{4x1单元}标准化频率：1 Fpass:0.2000 Fstop:0.2200 Apass:1 Astop:60
Hd=设计（d，“等波纹”,“过滤器结构”,“dfsymfir”,“系统对象”，对）
Hd=dsp.FIRFilter带属性：结构：“直接形式对称”分子源：“属性”分子：[-0.0011-0.0017-0.0025-0.0031-0.0031-0.0024…]初始条件：0显示所有属性
要从命令行生成过滤器及其测试台的HDL代码，请使用生成hdl作用当你打电话给生成hdl函数，指定筛选器名称和（可选）所需的属性名称和属性值对。当过滤器是系统对象时™, 必须指定输入数据类型属性。
随着代码生成的进行，MATLAB命令窗口中将出现一系列消息。这些消息包括到生成的代码和测试台文件的超链接。单击这些超链接可在MATLAB编辑器中打开代码文件。
生成HDL（Hd，“InputDataType”，数字类型（1,16,15），“姓名”,“我的过滤器”,...“目标语言”,“Verilog”,“GenerateHDLTestbench”,“开”)
###开始过滤器的Verilog代码生成过程：MyFilter####生成：/tmp/Bdoc21b_1757077 _255165/tp4e78091a/hdlfilter-ex97122369/hdlsrc/MyFilter.v###开始生成MyFilter Verilog模块##开始生成MyFilter Verilog模块体#####成功完成过滤器的Verilog代码生成过程：MyFilter###HDL延迟为2个样本####开始生成VERILOG测试台。###生成输入刺激####完成生成输入刺激；长度4486个样品生成测试台：/tmp/Bdoc21b_1757077_255165/tp4e78091a/hdlfilter-ex97122369/hdlsrc/MyFilter_tb.v######创建刺激向量…#完成生成VERILOG测试台。
您还可以从以下列表中选择网站：
