HDL编码器的滤波器设计™ 工作流自动化了HDL中过滤器设计的实现。首先,手动或使用DSP系统工具箱设计滤波器™ 工具过滤器设计器或过滤器生成器。然后,使用“生成HDL”对话框或生成hdl
函数配置代码生成选项,并生成设计的VHDL或Verilog实现。此工作流使您能够通过快速原型和实验对算法和模型进行微调,同时在HDL实现上花费更少的时间。看见HDL编码器的起始滤波器设计.
基本HDL代码生成属性 | 自定义筛选器名称、目标文件夹和指定目标语言 |
访问过滤器设计HDL编码器工具。
选择目标语言。HDL代码以VHDL或Verilog生成。
过滤器设计和HDL设置就绪后,为设计生成HDL代码。
要保存代码生成设置,可以生成包含所选选项的脚本。
在关闭会话之前保存参数设置。
了解从过滤器系统对象生成HDL代码的细节。
您可以从DSP系统工具箱为过滤器系统对象生成HDL代码™.