开始使用滤波器设计HDL编码器

Filter Design HDL Coder™生成可合成的便携式VHDL^®和Verilog^®代码实现定点滤波器设计与MATLAB^®在fpga或asic上。自动创建VHDL和Verilog测试台，用于模拟、测试和验证生成的代码。

教程

• 基本的冷杉过滤器
  

  设计一个基本的量化离散FIR滤波器，生成该滤波器的VHDL代码，并用生成的测试台对VHDL代码进行验证。

• 优化冷杉过滤器
  

  设计一个优化的FIR滤波器，为滤波器生成Verilog代码，并使用生成的测试台验证Verilog代码。

• IIR滤波器
  

  设计一个IIR滤波器，为滤波器生成VHDL代码，并使用生成的测试台验证VHDL代码。

关于滤波器设计和HDL代码生成

• 自动生成HDL代码
  

  基于过滤器设计的HDL代码生成概述。

特色的例子

高密度脂蛋白巴特沃斯滤波器

演示如何生成五阶巴特沃斯滤波器的HDL代码。该滤波器的截止频率相对于采样率非常低，导致该滤波器难以实现。此外，由于过滤器的输入(8位)和输出(9位)字大小很小，量化过滤器需要缩放才能实现。

打开生活的脚本

HDL最小相位FIRT滤波器

说明如何生成具有10位输入数据的最小相位FIRT滤波器的HDL代码。这是一个带通滤波器的采样率为96千赫和通频带从大约19千赫到29千赫。这种滤波器通常用于线性相位不足，需要最小相位或尽可能接近的反馈回路中。

打开生活的脚本