主要内容

FPGA板定制

功能描述

HDL编码器™和HDL验证™软件包括一组预定义的FPGA板，您可以使用Turnkey或FPGA在环(FIL)工作流程。您可以在HDL Workflow Advisor或FIL向导中查万博1manbetx看这些受支持的板的列表。使用FPGA Board Manager，您可以添加额外的板来使用这些工作流程中的任何一个。要添加单板，您需要从单板规范文档中获取相关信息。

FPGA Board Manager是用于访问向导和对话框的集线器，这些向导和对话框引导您完成创建自定义板配置所需的步骤。你也可以使用以下选项:

  • 导入自定义板

  • 复制板定义文件以作进一步修改

  • 验证新板

定制的董事会管理

您可以通过以下用户界面管理FPGA自定义单板:

  • FPGA板经理: portal，用于添加、导入、删除和管理单板定义文件。

  • 新的FPGA单板向导:该向导将指导您使用从板规范文档中获得的信息创建自定义板定义文件。

  • FPGA板编辑器:查看或编辑单板信息的用户界面。

首先，回顾一下FPGA板要求然后按照中描述的步骤创建自定义FPGA板定义．

FPGA板要求

FPGA器件

选择以下链接之一，查看当前支持的FPGA设备族列表:万博1manbetx

FPGA设计软件

阿尔特拉®第四的®II或Xilinx®伊势是必需的。请参阅产品文档了解所需的特定软件版本的HDL编码器或HDL验证器。

以下MathWorks®使用FIL或FPGA Turnkey时需要准备相关工具。

工作流 所需的工具
FPGA-in-the-loop

  • 高密度脂蛋白验证器

  • 定点设计师™
FPGA交钥匙

  • 高密度脂蛋白编码器

  • 万博1manbetx®

  • 定点设计师

一般硬件需求

要使用FPGA开发板，请确保拥有以下FPGA资源:

  • 时钟:需要外部时钟连接到FPGA。时钟可以是差分的或单端的。接受的时钟频率从5 MHz到300 MHz。当与FIL一起使用时，对时钟频率有额外的要求(见环路fpga以太网连接要求)．

  • 重置:可选连接到FPGA的外部复位信号。当提供此信号时，该信号将作为FPGA设计的全局复位。

  • JTAG下载电缆: FPGA编程需要一条连接上位机和FPGA板的JTAG下载线。FPGA必须使用Xilinx iMPACT或Altera Quartus II进行编程。

环路fpga以太网连接要求

万博1manbetx支持以太网PHY设备。在FPGA板上，采用FPGA实现以太网MAC。需要在FPGA板上安装以太网PHY芯片，以便将物理介质连接到FPGA中的媒体访问(Media Access, MAC)层。

请注意

在FPGA编程时，HDL验证器假设只有一根下载电缆连接到主机。它还假设FPGA编程软件自动识别电缆。如果没有，使用FPGA编程软件用正确的选项对FPGA编程。

使用下列以太网PHY芯片测试FIL特性，可能不能与其他以太网PHY设备工作。

以太网PHY芯片 测试
迈威尔公司®88年阿拉斯加e1111 用于GMII、RGMII、SGMII和100 Base-T MII接口
美国国家半导体公司DP83848C 仅用于100 Base-T MII接口

以太网PHY接口。以太网PHY芯片必须通过以下接口之一连接到FPGA:

接口 请注意
千兆媒体独立接口(GMII) 该接口仅支持1000mbit /s速率。万博1manbetx
简化千兆媒体独立接口(RGMII) 该接口仅支持1000mbit /s速率。万博1manbetx
串行千兆媒体独立接口(SGMII) 该接口仅支持1000mbit /s速率。万博1manbetx
媒体独立接口(MII) 该接口速率仅支持100mbit /s。万博1manbetx

请注意

对于GMII，由于只支持1000mbits /s的速度，所以不需要TXCLK(时钟信号为10/ 100mbits信号)信号。万博1manbetx

除了标准的GMII/RGMII/SGMII/MII接口信号，fpga在环路中还需要以太网PHY芯片复位信号(ETH_RESET_n)。该有源低复位信号通过FPGA执行PHY硬件复位。校验。

RGMII的特殊时间考虑。当使用RGMII接口时，FPGA上的MAC假设数据与原始RGMII v1.3标准中规定的参考时钟的边缘对齐。在这种情况下，PC板设计为时钟信号提供额外的跟踪延迟。

RGMII v2.0标准允许发射机集成这个延迟，因此PC板延迟是不需要的。Marvell Alaska 88E1111有内部寄存器，用于增加RX和TX时钟的内部延迟。默认情况下不会添加内部延迟，这意味着必须使用MDIO模块配置Marvell 88E1111来添加内部延迟。有关MDIO模块的更多信息，请参见费尔I / O．

GMII/RGMII/SGMII接口特殊时钟频率要求。当使用GMII/RGMII/SGMII接口时，FPGA需要精确的125 MHz时钟来驱动1000mbits /s通信。这个时钟是由用户提供的外部时钟使用时钟模块或锁相环。

并不是所有的外部时钟频率都能得到精确的125兆赫时钟频率。可接受的时钟频率取决于FPGA器件家族。推荐的时钟频率为50mhz、100mhz、125 MHz和200mhz。

环内fpga JTAG连接要求

供应商 所需的硬件 所需的软件
英特尔®

USB Blaster I或USB Blaster II下载电缆

  • USB Blaster I或II驱动程序

  • 对于Windows®操作系统:Quartus Prime可执行目录必须在系统路径上。

  • Linux®操作系统:不支持低于Quartus II 13.1的版本。万博1manbetx不支持Quartus II 14.1。万博1manbetx仅支持64位的Quartus。万博1manbetx必须打开Quartus库目录LD_LIBRARY_PATH之前从MATLAB®．在上的Quartus库之前预先准备Linux发行版库路径LD_LIBRARY_PATH．例如,/lib/x86_64-linux-gnu: $ QUARTUS_PATH．
赛灵思公司

Digilent®下载电缆。

  • 如果您的板上有Digilent USB- jtag模块，请使用USB线。

  • 如果您的板有一个标准的Xilinx 14引脚JTAG连接器，使用Digilent的HS2或HS3电缆。

  • Windows操作系统:Xilinx Vivado®可执行目录必须在系统路径上。

  • 对于Linux操作系统:Digilent Adept2

FTDI USB-JTAG电缆

  • 万博1manbetx支持板载FT4232H, FT232H，或FT2232H设备实现USB-to JTAG

安装这些D2XX驱动程序。

  • Windows操作系统:2.12.28(64位)

  • Linux操作系统:1.4.22(64位)

安装指南请参见D2XX司机从FTDI芯片网站。
Microsemi® 不支持JTAG连接万博1manbetx

高密度脂蛋白校验文档

万博1manbetx

尝试MATLAB, Si万博1manbetxmulink和其他产品s manbetx 845

得到审判现在