主要内容

writeva

写Verilog-A的描述理性的对象

折叠所有页面

    语法

    状态= writeva (h,文件名,innets outnets,纪律,printformat, filestoinclude)

    描述

    例子

    状态= writeva (h，文件名，innets，outnets，纪律，printformat，filestoinclude）编写Verilog-A模块，该模块描述一个有理函数对象，h指定的文件文件名论点。

    这个函数,writeva在Verilog-A中使用拉普拉斯变换s域滤波器实现对象，并返回a状态的真正的，如果写操作成功，则假，如果写操作不成功。

    例子

    全部折叠

    打开生活的脚本

    从指定的文件中创建s参数。

    S = sparameters (“passive.s2p”)；

    对s参数进行合理拟合。

    h =理性(S);

    写Verilog-A的描述理性的对象。

    状态= writeva (h,“samplepassive2”，．..“line_in”，“line_out”，“电”，' % 12.10 e”，“disciplines.vams”）
    状态=逻辑1

    输入参数

    全部折叠

    有理函数对象，指定为理性的对象。

    verilog -要将模块写入的文件名，指定为字符向量或字符串标量。

    的文件名可以指定路径名和扩展名，也可以不指定。默认的扩展,.va，则自动添加文件名不结束在这个扩展。文件中使用的模块名是文件名删除路径名和扩展名时保留的参数。

    模块的每个输入网的名称，指定为字符向量或字符串标量。

    模块的每个输出网的名称，指定为字符向量或字符串标量。

    以下Verilog-A模块参数使用C语言转换规范的精度，指定为字符向量或字符串标量。C语言转换规范包括:

    • Verilog-A滤波器的分子和分母系数。

    • 模块的延迟值和常数偏置(或直接馈通)，直接取自有理函数对象。

    有关如何指定的更多信息printformat，请参阅格式规范流．

    预定义的verilog -网的规则，指定为字符向量或字符串标量。的纪律参数定义与网关联的属性和特征。

    使用Verilog-A将包含在模块中的头文件列表“包括”语句，指定为字符向量或字符串标量。

    请注意

    的写函数只接受单个rationalfit对象。它不适用于的数组/矩阵rationalfit对象,

    输出参数

    全部折叠

    写操作的状态，作为逻辑向量返回。的参数,状态返回真正的，如果Verilog-A写操作成功，则假Verilog-A写操作失败。

    另请参阅

    ||||

    主题

    之前介绍过的R2006a

    射频工具箱文档

    万博1manbetx

    用MATLAB设计5G新无线电

    用MATLAB设计5G新无线电

    下载电子书