主要内容
生成IP核心英特尔SOC平台从马铃薯
生成IP核心
生成定制IP核心以瞄准ALTERA®Cyclone V SoC开发套件或arrow SoC套件开发板：
创建包含MATLAB的HDL编码器™项目®设计和测试台，或打开现有项目。
在HDL工作流程顾问中，定义输入类型并执行固定点转换。
要了解如何将设计转换为固定点，请参阅MATLAB的基本HDL代码生成和FPGA合成。
在HDL工作流程顾问中，在选择代码生成目标任务：
工作流程： 选择
IP核心生成。平台：从下拉列表中选择目标硬件。
如果在列表中没有看到目标硬件，请选择
获取更多要下载目标支持包。万博1manbetx附加源文件：如果您使用的是
hdl.blackbox.系统对象™包括现有的Verilog®或vhdl.®代码，输入文件名。手动输入每个文件名，用分号分隔（;），或通过使用......按钮。
在里面设置目标接口步骤，对于每个端口，从中选择一个选项目标平台界面下拉列表。
在里面HDL代码生成步骤，可选地指定代码生成选项，然后单击跑。
在“HDL Workflow Advisor消息”窗格中，单击“IP核心报告”链接以查看生成的IP核心的详细文档。
要了解有关自定义IP核心生成的更多信息，请参阅自定义IP核心生成。
要求和限制
要将DUT端口映射到AXI4接口，输入和输出端口必须：
具有小于或等于32位的比特宽度。
是标量。
您还可以从以下列表中选择一个网站：
