主要内容
Xilinx Zyn万博1manbetxq平台的HDL编码器支持包
为FPGA部分生成代码Zynq.SOC.
HDL Coder™支万博1manbetx持Xilinx的支持包®Zynq.®平台万博1manbetx支持使用Xilinx Vivado可以集成到FPGA设计中的IP核心的生成®或Xilinx ISE。与之结合使用时嵌入式编码器®万博1manbetxXilinx Zynq平台的支持包，此解决方案可以使用C和HDL代码生成来编程Xilinx Zynq SoC。硬件/软件代号工作流SPANS仿真，原型，验证和实现。
设置和配置
下载并安装支持包以用于第三方EDA工具和支万博1manbetx持的硬件
硬件软件共同设计基础
了解硬件 - 软件共同设计工作流程以及如何使用工作流程顾问在SoC平台上运行算法
造型
模拟Simulink中的算法万博1manbetx®通过使用简化协议来映射到AXI4-Stream，AXI4-Stream视频或AXI4主界面
自定义IP核心生成
从DUT生成HDL IP核心以部署到默认的系统参考设计或在董事会注册的自定义参考设计
定制板和参考设计
为Xilinx Zynq平台定义和注册自定义参考设计或自定义板
部署和验证
创建位流包含用户编程并将其下载到Xilinx Zynq平台
您还可以从以下列表中选择一个网站：
