文档帮助中心文档
HDL编码器™ 可以生成IP核心,将其集成到EDK项目中,并对Zynq硬件进行编程。使用嵌入式编码器®,您可以生成和构建嵌入式软件,并在ARM上运行它®加工机
默认系统参考设计
了解默认系统参考设计和使用参考设计。
带有AXI4流接口参考设计的默认系统
了解如何将默认系统用于AXI4流接口参考设计及其要求。
默认视频系统参考设计
了解默认视频系统参考设计及其要求。
带有外部DDR内存访问参考设计的默认系统
了解带有外部DDR3内存访问参考设计的默认系统及其要求。
Xilinx-Zynq平台
对音频系统进行建模,并使用音频参考设计在Zynq®板上实现。
使用HDL编码器调试Zynq设计™ 和嵌入式编码器®功能。
使用HDL验证器的FPGA数据捕获功能调试HDL编码器生成的IP核。
您单击了与此MATLAB命令对应的链接:
通过在MATLAB命令窗口中输入命令来运行该命令。Web浏览器不支持MATLAB命令。万博1manbetx
选择一个网站以获取翻译后的内容(如果可用),并查看本地活动和优惠。根据您的位置,我们建议您选择:.
您还可以从以下列表中选择网站:
选择中国站点(中文或英文)以获得最佳站点性能。其他MathWorks国家/地区网站未针对您所在地的访问进行优化。
联系当地办事处