赛灵思公司Zynq平台
生成和部署HDL代码并在Xilinx嵌入式软件®Zynq®-7000平台
高密度脂蛋白编码器™可以生成一个IP核心,将其集成到您的Vivado®项目,项目Zynq硬件。使用嵌入式编码器®,您可以生成和构建嵌入式软件,并运行它的手臂®处理器。看到为SoC硬件软件合作设计工作流平台。
Zynq硬件部署你的设计,你必须安装高密度脂蛋白编码器为万博1manbetxXilinx Zynq平台支持包。安装信息,请参阅高密度脂蛋白编码器硬万博1manbetx件支持。
类
功能
主题
- 模型设计AXI4奴隶接口的一代
AXI4如何设计你的模型或AXI4-Lite接口为标量,矢量港口、总线数据类型,和读值。
- 模型设计为AXI4-Stream接口的一代
如何设计你的模型AXI4-Stream矢量和标量接口的一代。
- 模型设计AXI4-Stream视频接口的一代
如何设计你的IP核心模型生成AXI4-stream视频接口。
- 模型设计AXI4主界面的一代
AXI4主协议的描述,以及如何设计模型与AXI4-Master接口IP核的一代。
- 项目目标FPGA板或SoC设备
如何计划目标英特尔或Xilinx硬件。
- 调试使用FPGA IP核心数据捕获
这个例子展示了如何调试一个IP核心生成HDL编码器™只使用FPGA数据捕获以及AXI经理和FPGA数据捕获。
故障排除
解决时间失败在IP核心生成和仿真软件实时FPGA的I / O工作流万博1manbetx
解决时间失败构建FPGA比特流步骤的IP核心代工作流或仿真软件实时FPGA的I / O工作流Vivado-Based董事会。万博1manbetx
