Zynq视频数据流- MATLAB和Simulink万博1manbetx - 万博1manbetx,s manbetx 845,万博尤文图斯

ZYNQ视频数据流

Xilinx计算机视觉工具箱™支持包万博1manbetx^®Zynq^®的硬件协助您的目标设计到FPGA和ARM^®Zynq板上的处理器。这个页面解释了在FPGA、外部存储器、ARM处理器和Simulink之间移动视频数据的数据路径选项万博1manbetx^®主机电脑。

Zynq板通过FMC HDMI模块接收输入视频。视频数据流经FPGA，包括您定制的FPGA用户逻辑。FPGA用户逻辑可以包括外部内存中帧缓冲区的轴流接口或用于随机内存访问的AXI主接口。FPGA的输出然后被送回HDMI输出。您可以选择将视频数据导出到Simulink，或者将其路由到ARM处理器。万博1manbetx视频数据是流式像素格式的HDMI和FPGA。当您将此视频数据导入到ARM处理器或Simulink时，它将被转换为帧。万博1manbetx

捕捉到的Simulin万博1manbetxk

若要从FPGA捕获帧以进行模拟，请使用万博1manbetx视频捕捉块。从选择其中一个模型开始视频捕捉布洛克:

用于框架设计的模板模型。看到设计不定位算法。
像素流的模板模型。看到设计用于硬件定位的像素流算法。
从HDL工作流顾问生成硬件接口模型。该模型还包括a主机AXI接口块，具有读写FPGA上的axis - lite寄存器的端口。看到模型产生的FPGA目标。

外部存储器接口

模板设计为仿真提供了一个简化的外部存储器接口模型。对于部署，将此接口映射到参考设计提供的内存接口。您可以建模和部署两种外部内存接口。

框架缓冲区——框架缓冲区接口存储整个框架，并在请求时返回该框架。它在输出帧上重新创建流视频控制信号。参考设计采用AXI视频DMA实现帧缓存接口。要在Simulink中建模帧缓冲区并部署到FPGA，请万博1manbetx参阅型号帧缓冲接口。
AXI大师 - AXI主接口提供阅读和任意地址写入访问。它不保持视频流的控制信号。为了模拟在Simulink中的AXI主接口，并部署到FPGA，看万博1manbetxAXI主界面。

ARM处理器捕获

若要将视频路由到ARM处理器，请使用视频采集(软件界面)块。您可以在外部模式下运行此块，或者将其完全部署到ARM处理器。开始选择这些模型之一:

新模型。在为ARM处理器生成代码时，它会与设置时加载的默认FPGA图像一起运行。参数上的参数可以更改捕获数据的视频格式视频采集(软件界面)块。
生成的软件接口模型从HDL工作流顾问，你加载自定义FPGA逻辑，后板。这种模式已经包含了视频采集(软件界面)块。像素格式参数匹配的FPGA的视频格式设置，仅供参考。该模型还包括aXilinx Zynq AXI接口块，具有读写FPGA上的axis - lite寄存器的端口。看到模型产生的FPGA目标。

在这两种模型中，您都可以通过运行万博1manbetx视频查看器在外部模式下阻塞。