基本的冷杉过滤器- MATLAB和Simulink Ma万博1manbetxthWorks印度 - 万博1manbetx,s manbetx 845,万博尤文图斯

基本的冷杉过滤器

请注意

滤波器设计高密度脂蛋白编码器™产品在将来的版本将会停止。相反,你可以硬件行为模型,生成HDL代码通过使用对象或仿真软件系统万博1manbetx^®块从DSP HDL工具箱™。这些对象和块包括hardware-friendly控制信号和体系结构的选择。生成HDL代码DSP HDL工具箱对象和块,你还必须有HDL编码器™产品。

建模的冷杉滤波器硬件的例子,看看完全平行的收缩压冷杉滤波器实现(DSP HDL工具箱)和部分串行收缩期冷杉滤波器实现(DSP HDL工具箱)。这些示例使用离散冷杉滤波器(DSP HDL工具箱)块。等效的功能也是可用的dsphdl.FIRFilter(DSP HDL工具箱)系统对象™。

为您的教程中创建一个文件夹文件

建立一个可写的工作文件夹以外的MATLAB^®安装文件夹来存储文件,完成你的教程将生成的工作。本教程说明假设您创建的文件夹hdlfilter_tutorials在驱动器C。

设计一个冷杉过滤器在过滤设计师

这部分假设您熟悉MATLAB用户界面和过滤器设计师。这些指令指导您完成设计和创建一个基本的冷杉滤波器使用滤波器设计。

启动MATLAB软件。
设置当前文件夹中创建的文件夹为您的教程中创建一个文件夹文件。
开始通过进入过滤设计师filterDesigner在MATLAB命令窗口命令。滤波器的设计和分析工具。

滤波器的设计与分析工具,检查这些设置过滤器选项。

选项	价值
响应类型	`低通滤波器`
设计方法	`冷杉Equiripple`
过滤器订单	最低订购量
选项	密度的因素:`20.`
频率的规范	单位:`赫兹` Fs:`48000年` 成就:`9600年` Fstop:`12000年`
大小规格	单位:`dB` apas:`1` Astop:`80年`

这些设置为默认滤波器设计的滤波器设计创造了你。如果你没有改变过滤器,和设计滤波器是灰色的,你做的,可以跳过吗数字转换过滤器。

如果你修改选项列出在步骤4,点击设计滤波器。过滤器设计师为指定的设计和创建一个过滤器显示这个信息在滤波器设计任务完成时状态栏。
```
设计滤波器……完成
```
有关设计的更多信息过滤器过滤设计,DSP系统工具箱™文档。

数字转换过滤器

你必须为HDL代码生成数字转换过滤器。数字转换你的过滤器,

打开基本数字滤波器设计中创建设计一个冷杉过滤器在过滤设计师。
单击设置量化参数按钮在左侧工具栏。显示一个过滤器设计师过滤算法菜单窗口的下半部分。

选择定点从过滤算法列表。然后选择指定所有从过滤精度列表。过滤器设计显示三个选项卡面板的量化参数的第一个窗口的下半部分。

滤波器设计工具显示滤波器响应和过滤精度的选择

使用量化选项来测试各种设置的影响量化滤波器的性能和精度。

设置量化参数如下:

选项卡	参数	设置
系数	分子字长	`16`
	Best-precision部分长度	`选择`
	使用无符号表示	`清除`
	分子尺度系数要充分利用整个动态范围	`清除`
输入/输出	输入单词长度	`16`
	输入部分长度	`15`
	输出字长	`16`
过滤器内部	舍入模式	`地板上`
	溢出模式	`饱和`
	Accum.字长	`40`

点击应用。

更多信息量化过滤器过滤设计,DSP系统工具箱文档。

配置和生成硬件描述语言(VHDL)的代码

数字转换过滤器,后你准备配置编码器的选择和生成VHDL代码添加过滤器。本节将指导您完成启动过滤HDL编码的UI设计,设置选项,并生成VHDL代码和试验台的基本冷杉滤波器设计和量化设计一个冷杉过滤器在过滤设计师和数字转换过滤器。

启动过滤器设计HDL编码UI选择目标>产生高密度脂蛋白在滤波器设计工具。过滤器设计显示了产生高密度脂蛋白的工具。
发现过滤器设计高密度脂蛋白编码器在线帮助。
1. 在MATLAB窗口中,单击帮助工具栏按钮或单击帮助>产品帮助。
2. 在内容面板的帮助浏览器,选择滤波器设计高密度脂蛋白编码器条目。
3. 最小化帮助浏览器。
在生成HDL工具,单击帮助按钮。一个小的上下文敏感的帮助窗口打开。窗口显示的信息工具。
关闭帮助窗口。
将您的鼠标停留在文件夹标签或文本框目标面板产生高密度脂蛋白的工具,并单击右键。一个这是什么?按钮出现。
点击这是什么?上下文敏感的帮助窗口显示信息描述文件夹选择。配置生成的HDL代码的内容和风格,使用上下文敏感的帮助来获得更多的信息为你工作。一个帮助主题对每个选项可用。
在的名字文本框的目标窗格中,替换默认的名称basicfir。这个选项名称硬件描述语言(VHDL)的实体和硬件描述语言(VHDL)的代码文件,其中包含过滤器。
选择全局设置选项卡的UI。然后选择一般选项卡的附加的设置部分的UI。类型教程——基本冷杉过滤器在评论标题文本框中。编码器将评论添加到的头注释块在每个生成的文件。
选择港口选项卡的附加的设置部分的UI。
改变输入和输出端口的名称。在输入端口文本框、替换filter_in与data_in。在输出端口文本框、替换filter_out与data_out。
清楚的复选框添加输入寄存器选择。的港口面板现在看起来是这样的图。
单击试验台选项卡中产生高密度脂蛋白的工具。在文件名称文本框,默认名称替换basicfir_tb。该选项生成的试验台文件名称。

点击生成启动代码生成过程。

MATLAB命令窗口中的编码器显示消息生成过滤器和试验台硬件描述语言(VHDL)文件:

# # #开始硬件描述语言(VHDL)过滤器的代码生成过程:basicfir # # #生成:C: \ hdlfilter_tutorials \ hdlsrc \ basicfir。vhd # # # # # #开始代basicfir VHDL的实体开始代basicfir HDL硬件描述语言(VHDL)架构# # #延迟是2 # # #样品成功完成硬件描述语言(VHDL)过滤器的代码生成过程:basicfir # # #开始一代的硬件描述语言(VHDL)试验台刺激# # # # # #生成输入生成输入刺激;3429个样本长度。# # #生成试验台:C: \ hdlfilter_tutorials \ hdlsrc \ basicfir_tb。vhd # # #请稍等…# # #完成生成硬件描述语言(VHDL)试验台

消息显示,编码器创建文件夹hdlsrc在你当前的工作目录和文件的地方basicfir.vhd和basicfir_tb.vhd在那个文件夹。

观察到的信息包括超链接生成的代码和试验台文件。通过点击这些链接,你可以打开文件直接到MATLAB的代码编辑器。

生成的硬件描述语言(VHDL)代码有这些特征:

硬件描述语言(VHDL)实体命名basicfir。
寄存器使用异步复位信号时重置活性高(1)。

表显示了港口的名称。

硬件描述语言(VHDL)端口	的名字
输入	`data_in`
输出	`data_out`
时钟输入	`clk`
时钟允许输入	`clk_enable`
复位输入	`重置`

一个额外的注册处理滤波器输出。
时钟输入,时钟允许输入,复位端口的类型STD_LOGIC和数据类型的输入和输出端口STD_LOGIC_VECTOR。
系数是命名多项式系数n,在那里n是系数的数字,从1开始。
类型安全时使用0表示连接:' 0 ' & ' 0 '…
寄存器生成的语句ELSIF clk 'event clk = ' 1 '而不是rising_edge函数。
后缀“_process”附加到进程的名称。

生成的测试工作台:

是一种便携式硬件描述语言(VHDL)文件。
部队时钟,时钟使,和复位输入信号。
部队时钟使输入信号活性高。
驱动时钟输入信号高(1)5纳秒和低(0)5纳秒。
部队的复位信号两个周期+ 2纳秒的保存时间。
保存时间为2纳秒适用于数据输入信号。
冷杉过滤器,适用于冲动,一步,坡道,唧唧喳喳,白噪声刺激类型。

当你已经完成了生成代码,点击关闭关闭产生高密度脂蛋白的工具。

探索生成VHDL代码

熟悉硬件描述语言(VHDL)生成代码通过打开并浏览该文件basicfir.vhd在编辑器一个ASCII或高密度脂蛋白模拟器。

打开生成的硬件描述语言(VHDL)过滤器文件basicfir.vhd。
搜索basicfir。这条线标识硬件描述语言(VHDL)模块,使用指定的值的名字选项目标窗格。看到第五步配置和生成硬件描述语言(VHDL)的代码。
搜索教程。本节是编码器的文本输入的地方评论标题选择。看到第十步配置和生成硬件描述语言(VHDL)的代码。
搜索HDL代码。本部分列出了编码器的选择你修改配置和生成硬件描述语言(VHDL)的代码。
搜索过滤器设置。本节描述滤波器设计和量化设置中指定设计一个冷杉过滤器在过滤设计师和数字转换过滤器。
搜索实体。这条线的名字的硬件描述语言(VHDL)的实体,使用指定的值的名字选项目标窗格。看到第五步配置和生成硬件描述语言(VHDL)的代码。
搜索港口。这港口声明定义了时钟,时钟启用、复位和数据输入和输出端口。港口的时钟,时钟使,和复位信号以默认的特征向量。数据输入和输出的端口上指定的命名输入端口和输出端口选项港口标签产生的高密度脂蛋白的工具。看到步骤12配置和生成硬件描述语言(VHDL)的代码。
搜索常量。本节定义了系数。他们命名使用默认的命名方案,多项式系数n,在那里n是系数的数字,从1开始。
搜索信号。这段代码定义了滤波器的信号。
搜索过程。的过程块名称Delay_Pipeline_process包括默认过程块后缀“_process”。
搜索如果重置。这段代码断言复位信号。活性高(1),默认是指定。还注意到过程块适用于生成VHDL代码时的默认异步复位风格寄存器。
搜索ELSIF。这段代码检查过滤器操作寄存器时上升的边缘。默认的ELSIF clk 'event声明中使用,而不是可选的rising_edge函数。
搜索Output_Register。这部分代码编写过滤数据输出寄存器。在默认情况下生成代码注册。在步骤13配置和生成硬件描述语言(VHDL)的代码,你了添加输入寄存器选择,但离开了添加输出寄存器选中。还注意到过程块名称Output_Register_process包括默认过程块后缀“_process”。
搜索data_out。这段代码使滤波器的输出数据。

验证生成的硬件描述语言(VHDL)的代码

本节解释如何验证生成的基本硬件描述语言(VHDL)代码冷杉过滤器生成VHDL的试验台。本教程使用的导师图形^®ModelSim^®软件作为工具,编译和模拟硬件描述语言(VHDL)的代码。您还可以使用其他硬件描述语言(VHDL)仿真工具软件包。

验证过滤器代码,完成这些步骤:

开始你的导师图形ModelSim模拟器。
设置当前文件夹的文件夹,其中包含您的硬件描述语言(VHDL)生成文件。例如:
如果需要,创建一个设计库来存储编译后的硬件描述语言(VHDL)的实体,包、体系结构和配置。在导师图形ModelSim模拟器,您可以创建一个设计库vlib命令。
编译生成的过滤和试验台硬件描述语言(VHDL)文件。在导师图形ModelSim模拟器,你编译硬件描述语言(VHDL)的代码威科姆公司命令。这些命令编译过滤器和过滤试验台硬件描述语言(VHDL)的代码。
```
威科姆公司basicfir。vhd威科姆公司basicfir_tb.vhd
```
这个屏幕显示显示在编译命令序列和信息消息显示。
为模拟加载试验台。加载试验台的过程取决于您所使用的模拟器。在导师图形ModelSim模拟器,你加载试验台的模拟vsim命令。例如:
```
vsim work.basicfir_tb
```
这个图显示了加载的结果work.basicfir_tb与vsim命令。
打开一个窗口显示监控仿真试验台运行。在导师图形ModelSim打开一个模拟器,使用此命令波窗口和视图作为高密度脂蛋白波形仿真的结果。

这波窗口打开。
开始运行仿真,开始模拟命令你的模拟器。例如,在导师图形ModelSim模拟器,您可以启动一个模拟的运行命令。
这个图显示了一个模拟的开始运行-命令。

作为你的试验台模拟运行时,注意错误消息。如果错误消息出现,解释他们属于你的过滤器设计和HDL代码生成选项选中。确定结果预计基于定制您指定在生成过滤器硬件描述语言(VHDL)的代码。
这波高密度脂蛋白波形窗口显示仿真结果。