使用HDL Coder™IP核生成工作流为Xilinx®部件开发参考设计，这些部件不使用嵌入式ARM®处理器，但仍然使用HDL Coder生成的AXI接口来控制待测设计(DUT)。本例使用HDL验证器™AXI管理器IP访问从MATLAB®生成的DUT寄存器的HDL编码器。或者，您可以使用Xilinx JTAG AXI Master使用Vivado®Tcl控制台通过编写Tcl命令访问DUT寄存器。对于Xilinx JTAG AXI Master，必须创建自定义参考设计。FPGA设计在Xilinx Kintex®-7 KC705板上实现。

使用HDL Coder™IP核生成工作流开发Xilinx®部件的参考设计，没有嵌入式ARM®处理器，但仍然利用HDL Coder生成的AXI接口来控制DUT。具体来说，本例将在参考设计中使用Xilinx Kintex-7 KC705板和运行基于LightWeightIP (lwIP)的TCP/IP固件服务器的MicroBlaze™软处理器，从连接网络的任何地方访问HDL Coder生成的DUT寄存器。此外，本例还将强调从实现为多个标量端口的寄存器集合访问数据与实现为单个向量端口的寄存器集合访问数据之间的区别。