MathWorksは,MATLABおよび仿万博1manbetx真软件製品ファミリーの释放2019 bが発表されたことを受け,视觉HDL工具箱がFPGAで高フレームレート(HFR)ビデオと高解像度ビデオを処理する,ネイティブなマルチピクセルストリーミングに対応することを発表しました。ビデオ,画像処理,FPGA設計のエンジニアは愿景HDL工具箱を使用することで,4 kまたは8 kのビデオと240 fps以上の解像度のビデオを処理する際に,動作と実装のトレードオフの探索とシミュレーションを高速化できます。
産業用検査,医療用画像処理,インテリジェンス,監視,探査(ISR)のようなアプリケーションの高解像度ビデオとHFRビデオをリアルタイムで処理するFPGAの設計には,スループット,リソース使用量,消費電力に対する厳しい目標を達成する必要があります。视觉HDL工具箱は4ピクセルまたは8ピクセルを並列処理できるブロックを提供します。その基礎となるハードウェア実装は自動的に更新され,指定された並列性によるシミュレーションおよびコード生成をサポートします。この機能は,ハードウェアエンジニアが画像および動画処理のエンジニアと協力して,画像処理ハードウェアの動作を高度な抽象化で探索およびシミュレーションをするのに役立ちます。また,高密度脂蛋白编码器をこの設計ワークフローに追加することで,エンジニアは検証済み高位モデルから直接,合成可能でターゲット依存しない最適化された硬件描述语言(VHDL)またはVerilogコードを生成できます。
MathWorksの主要产品营销经理の杰克·埃里克森は次のように述べています。“FPGA、ASICおよびSoCデバイスに画像処理アルゴリズムを実装するには,スループットとリソース使用量の間で巧みにトレードオフを行う必要がありますが,4 k、8 k、および高フレームレートビデオにより,このトレードオフはさらに難しくなっています。最適解を模索し,高抽象度のシミュレーションを行うことで,エンジニアはレジスタ転送レベル(RTL)に取り組む前に,より迅速にアーキテクチャ設計を収束させるのに役立ちます。视觉HDL工具箱とそのネイティブなクロックベースのマルチピクセル処理は、エンジニアが要件を満たすハードウェアに対応したアルゴリズムの開発に集中できるように、すべての詳細設定を自動的に実装します。」
视觉HDL工具箱には,ビジョンシステムをFPGA、ASICおよびSoCデバイスをターゲットとして設計,実装するためのピクセル・ストリーミング・アルゴリズムが用意されています。このツールボックスには,様々な種類のインターフェイス,フレームサイズ,フレームレートをサポートする設計フレームワークも用意されています。ツールボックスのビデオおよび画像処理アルゴリズムは,遅延,制御信号,ラインバッファーを含むハードウェア実装をモデル化します。
ツールボックスが提供するこのアルゴリズムは,高密度脂蛋白编码器を使用して,可読性のある合成可能な硬件描述语言(VHDL)およびVerilogコードを生成するように設計されています。生成されたHDLコードは,最大8 k解像度のフレームサイズとHFRビデオについて,FPGA上で動作確認済みです。
视觉HDL工具箱R2019bはすでに提供されています。詳細については,https://jp.mathworks.com/s manbetx 845products/vision-hdl.htmlをご覧ください。
