视觉HDL工具箱
FPGAおよびASIC向けの画像処理,ビデオ,コンピュータービジョンのシステムを設計する
视觉HDL工具箱™には,FPGAおよびASICでビジョンシステムを設計,実装するためのピクセルストリーミングアルゴリズムが用意されています。このツールボックスには,様々な種類のインターフェイス,フレームサイズ,フレームレートをサポートする設計フレームワークも用意されています。このツールボックスの画像処理,ビデオ,コンピュータービジョンのアルゴリズムでは,高密度脂蛋白実装に適したアーキテクチャが使用されます。
ツールボックスにより提供されるアルゴリズムは,可読性のある,合成が可能な硬件描述语言(VHDL)®およびVerilog®コードを生成するように設計されています(HDL编码器を使用)。生成されたHDLコードは,最大8 k解像度のフレームサイズと高フレームレート(HFR)ビデオに対してFPGA上で動作確認済みです。
ツールボックスの機能は,MATLAB®関数,系统对象™と仿真软件万博1manbetx®ブロックとして提供されます。
詳細を見る:
自動運転
車線検出,道路の穴検出,およびステレオ視差計算等,高密度脂蛋白コード生成可能なサブシステムで,自動運転システムの構築を開始できます。
特徴の検出
監視,オブジェクト追跡,工業用検査等のアプリケーションを開発するために,ストリーミングハードウェアで特徴検出手法を実装する方法を示しています。
カメラパイプライン
ノイズ除去,ガンマ補正,およびヒストグラム実装の例を使用して,画像調整ハードウェアの開発を開始できます。
ハードウェアアクセラレーションによる画像処理
変換,フィルタリング,モルフォロジー,統計などの画像処理アルゴリズムの効率的なハードウェア実装をモデル化およびシミュレーションできます。その後,高密度脂蛋白编码器を使用して合成可能な硬件描述语言(VHDL)またはVerilogのRTLを生成します。
マルティプルピクセルパークロックの処理
4または8ピクセルのパラレルストリームを指定した4 k、8 kまたはFPGAクロックレートによる高フレームレートのビデオを処理します。基礎となるハードウェア実装は自動的に更新され,指定された並列性のあるシミュレーションおよびコード生成をサポートします。
組み込みのハードウェアデータ管理
视觉HDL工具箱ブロックを使用して,制御信号,関心領域(ROI)ウィンドウ,ラインバッファーなどのストリーミング入力データを自動的に管理できます。高密度脂蛋白编码器を使用して,モデル化およびシミュレーションする制御機能の硬件描述语言(VHDL)またはVerilogのRTLを生成できます。
フレームとピクセル変換
ハードウェア内の処理用の制御信号により,フルサイズのビデオをピクセルストリームに変換します。その後,ストリーミングのハードウェア出力をフレームに変換して,ゴールデンリファレンスアルゴリズムに対して検証できるようにします。
高密度脂蛋白とFPGAのコシミュレーション
高密度脂蛋白校验™を使用し,MATLABまたは仿真万博1manbetx软件テスト環境に接続されたRTLシミュレーションまたはFPGA開発キットを使用してハードウェアサブシステムを検証します。
ライブビデオ入力によるプラットフォームのプロトタイプの作成
Xilinx的Vision HDL工具万博1manbetx箱支持包®Zynq®的硬件をダウンロードし,高密度脂蛋白编码器および嵌入式编码器®を使用してMATLABまたは仿真软万博1manbetx件実装からコードを生成し,画像処理アプリケーションのプロトタイプを作成します。
製品への展開
高密度脂蛋白编码器を使用して,ハードウェアサブシステムモデルからターゲットに依存しない高品質のRTLおよびAXIインターフェイスを生成できます。
FPGA実装向け画像処理
この5部構成のビデオシリーズでは,主な概念を紹介し,プロトタイピングおよび量産のためにビジョンアプリケーションをFPGAに実装するためのワークフローを説明しています。
製品リソース:
FPGA実装向け画像処理
この5部構成のビデオシリーズでは,主な概念を紹介し,プロトタイピングおよび量産のためにビジョンアプリケーションをFPGAに実装するためのワークフローを説明しています。