锁相环とは、锁相环を略した表現です。日本語では位相同期回路と表記されていることもありますが、一般的にはそのまま锁相环または锁相环回路と呼ばれています。锁相环は、フィードバックを含んだ周波数制御システム (位相同期回路) です。
锁相环の基本構成
锁相环は、下図に示す様に相位检测器(位相比較器) 、环路滤波器(ループフィルタ) 、压控振荡器(電圧制御発振器) 、分隔器(分周器) で構成されています。各構成要素の役割は以下になります。
- 相位检测器(位相比較器): 入力される2.信号の位相差を求め、位相差を電圧として出力します。最近は、電流出力型のチャージ・ポンプ回路が使われています。
- 环路滤波器(ループフィルタ): 基本はローパスフィルタになります。フィードバックループの安定化を図るための役割を担い、入力される信号のリップルを取り除き、リップルの少ない直流電圧を出力します。
- 压控振荡器(電圧制御発信器): 入力電圧によって出力する周波数を制御します。
- 分隔器(分周器): 入力された信号の周波数を整数分の1.に落とします。
锁相环の基本構成
锁相环回路の基本動作は次のとおりです、入力の基準信号と分周された压控振荡器の出力信号の位相差を位相比較器で検出し、ループフィルタを通して得られる直流電圧を調整して压控振荡器の出力周波数を制御します。压控振荡器出力信号を分周器に通して、位相比較器に戻します。このループを通して、基準信号と出力信号の位相を同期させます。高周波信号生成や高速クロック信号生成等、高精度な信号を作成する上で、欠かせない回路となっています。
锁相环の主な用途
- 無線分野等での周波数シンセサイザ回路
- デジタル回路用のクロック分周、逓倍回路
- クロック・データ・リカバリ（CDR）回路
これまでは、アナログ回路で構成するアナログ锁相环や一部デジタル化された锁相环が主流でしたが、近年では、すべてデジタルで構成するADPLL（全数字锁相环）も開発が進んできています。
锁相环設計でのMATLAB/万博1manbetxSimulinkの活用
MATLAB/Simulinkはデジタル処理、制御設計において30年の実績をもつツールです。また特にここ何年かは、アナログ・デジタルが混在するシステムへの適用実績が増えており、システム設計ツールとしての認知が定着してきています。安定で高精度なPLL回路を実現するには、制御設計のノウハウが必要です。Control System Toolboxは、帰還ループの安定化解析および設計に広く使われおり、PLL設計の重要な設計要素である、ループフィルタの特性決めをサポートします。デジタル処理部について、Signal Processing Toolbox/DSP System Toolboxは、アナログ・ディジタルフィルタ設計やマルチレート処理を含むシステム設計環境を実現します。また、Mixed Signal Library は、PLLはもちろん、ADコンバータ、DC-DCコンバータ等の参照できる例題を提供します。 この例題を活用して早期にシミュレーションに使用いただく事を可能にします。
