最新のリリースでは，このページがまだ翻訳されていません。このページの最新版は英语でご覧になれます。
HDLコード生成
FPGAまたはでASIC DSP设计を実装するには，HDL编码器™または滤波器设计HDL编码器™を使用します。どちらの制品も，合成可能で移植可能なVHDL®や的Verilog®のコードを生成し，生成されたコードのシミュレーションやテスト，検证をすばやく行うためのVHDLや的Verilogのテストベンチも生成します。
HDL编码器- 万博1manbetx Simulink的やMATLABの设计からコードを生成しますこのサポートには，フィルター，数学演算，信号处理のほか，FFT HDL优化，IFFT HDL优化，NCO HDL优化の各ブロックなど，リソースの使用とパフォーマンスについて最适化されたアルゴリズムが含まれています.HDL编码器を使用してHDLコードを生成する方法の基本的な例については，プログラミング可能FIRフィルターのHDLコードの生成を参照してください。
滤波器设计HDL编码器- 。MATLABのフィルター设计からコードを生成しますコードおよびテストベンチの生成机能には，[HDLを生成]ユーザーインターフェイスまたはコマンドラインオプションを使用してアクセスできますこれらの机能はフィルターデザイナーアプリにも统合されています.Filter设计HDL编码器を使用してHDLコードを生成する方法の例については，HDL巴特沃斯滤波器（滤波器设计HDL编码器）を参照してください。
万博1manbetxSimulink中またはMATLABで设计をデバッグするには，ロジックアナライザーの波形ビューアーを使用します。
万博1manbetxSimulink的可视化ツール
| ロジックアナライザー | 时间の経过に沿った迁移と状态の可视化，测定および解析 |
关数
generatehdl |
生成HDL代码量化DSP滤波器（需要滤波器设计HDL编码器） |
トピック
选择模块和系统对象支持HDL代码生成与HDL编码器。万博1manbetx
使用Simuli万博1manbetxnk的库浏览器发现支持HDL代码生成块。万博1manbetx
生成HDL代码过滤系统对象（滤波器设计HDL编码器）
了解HDL代码生成，从过滤系统对象的具体细节。
在滤波器架构选择HDL代码生成参数，以控制速度与面积折衷。
选择资源共享和流水线优化选项。
选择支持对HDL代码生成基于帧的输入的块万博1manbetx。
通过使用逻辑分析器可视化的可编程FIR滤波器的多个信号。有关在这个例子中，以及如何使用该模型配置生成HDL代码，请参阅プログラミング可能FIRフィルターのHDLコードの生成的模型的更多信息。
注目の例
您还可以选择从下面的列表中的网站：
