高密度脂蛋白编码器

Fpgaおよびasicの設計のための硬件描述语言(VHDL)コドとVerilogコ，ドの生成

HDL Coder™はMATLAB^®関数，万博1manbetxSimulink^®モデルおよび状态流^®チャ，トから移植と合成が可能なVHDL^®コ，ドとVerilog^®コ，ドを生成します。生成されたHDLコードはFPGAプログラミングまたはASICのプロトタイピングと設計で使用できます。

HDL Coderは，Xilinx^®, Microsemi^®，および英特尔^®のfpgaのプログラミングを自動化するワクフロアドバザを備えています。高密度脂蛋白のアーキテクチャと実装を制御し,クリティカルパスを強調表示し,ハードウェアリソースの使用率の推定を生成できます。高密度脂蛋白编码器では Simulink モデルと生成された Verilog コードおよび VHDL コード間のトレーサビリティが提供されており、DO-254 やその他の標準に沿った整合性の高いアプリケーションのためのコード検証が可能です。