代码生成基础

启动HDL代码生成，语言选择，HDL代码生成脚本

Filter Design HDL Coder™工作流在HDL中自动实现过滤器设计。首先，设计一个过滤器，手动或使用DSP系统工具箱™工具filter Designer或filter Builder。然后，使用“生成HDL”对话框或generatehdl函数来配置代码生成选项并生成设计的VHDL或Verilog实现。这个工作流使您能够通过快速的原型和实验来微调算法和模型，同时在HDL实现上花费更少的时间。看到开始滤波器设计HDL编码器．

功能

`fdhdltool`	打开生成HDL对话框
`generatehdl`	生成量化滤波器的HDL代码

属性

基本HDL代码生成属性

自定义筛选器名称、目标文件夹并指定目标语言

主题

开始滤波器设计HDL编码器
访问过滤器设计HDL编码器工具。
选择目标语言
选择你的目标语言。HDL代码在VHDL或Verilog中生成。
生成HDL代码
一旦过滤器设计和HDL设置就绪，就可以为您的设计生成HDL代码。
捕获代码生成设置
要保存代码生成设置，可以生成包含所选选项的脚本。
关闭代码生成会话
在关闭会话之前保存参数设置。
生成过滤系统对象的HDL代码
了解从过滤器系统对象生成HDL代码的细节。
万博1manbetx支持的过滤系统对象
您可以从DSP System Toolbox™生成用于过滤系统对象的HDL代码。

特色的例子

HDL视频滤波器

演示如何为具有8位输入数据和10位输出数据的ITU-R BT.601 luma滤波器生成HDL代码。该滤波器是一种低通滤波器，其-3 dB点为3.2 MHz，采样频率为13.5 MHz，并具有ITU规范中所示的通带纹波和阻带衰减的指定范围。使用DSP System Toolbox™设计滤波器系数。这个示例主要关注量化效果和为System对象过滤器生成HDL代码。

打开实时脚本

HDL数字上变频器(DUC)

演示如何为数字上转换器(DUC)生成HDL代码。DUC是一种将数字基带信号转换为通带信号的数字电路。输入基带信号以相对较低的采样率采样，通常为数字调制符号率。在调制直接数字合成(DDS)载波频率之前，对基带信号进行滤波并转换为更高的采样率。

打开实时脚本

使用法罗滤波器HDL采样率转换

使用基于多项式的(Farrow)结构设计和实现硬件高效的采样率转换器。任意因子之间的采样率转换(SRC)在许多应用中都很有用，包括数字接收机中的符号同步、语音编码、音频采样等。这个例子展示了如何将音频信号的采样率从8kHz转换为44.1 kHz。

打开实时脚本