主要内容

射频数据转换器

为硬件逻辑提供RF数据通路接口

全部展开页面
  • 库:

  • 用于Xilinx Devi万博1manbetxces / SDR / RFDataConverter的SoC Blockset支持包

  • 射频数据转换模块

描述

的射频数据转换器块为硬件逻辑提供射频数据路径接口。

该块接受16位样本打包成Nx16位通过DAC.x数据端口和输出的向量N样品通过DAC.x港口。块接受的向量为N样品通过adcx端口和输出16位样品打包成Nx16位通过adcx数据基于N价值。N是每个时钟周期的样本数，以及可能的值x范围从1到米,在那里米是所选硬件板上可用的数模转换器（ADC）或数字到模拟转换器（DACS）的最大数量。该块最多支持连接到硬万博1manbetx件逻辑的16个ADC和16个DAC数据路径。

一代，SoC建设者工具将块参数映射到硬件上的射频数据转换器IP。

该区块支持第1代、第万博1manbetx2代和第3代Zynq®UltraScale +™RFSOC设备。有关支持的设备列表，请参阅万博1manbetx万博1manbetx支持的第三方工具和硬件．有关Zynq UltraScale+ RFSoC设备的详细信息，请参见Zynq UltraScale+ RFSoC产品信息从Xilinx®的网站。

港口

输入

全部展开

ADC输入数据，指定为列向量。

x表示数量adc端口，取值范围为1 ~米,在那里米为所选硬件板上的最大可用adc数量。的射频接口参数设置号码adc港口。例如，如果射频接口被设定为ADC和DAC 2x2射频接口，块有端口ADC1.和ADC2.，即每个ADC通道接口有一个输入端口。

该端口的有效值基于数字接口参数值。

  • 如果你设置数字接口参数真正的，将此值指定为N元素列向量，其中N每个时钟周期的样本数是由每个时钟周期的采样参数。

    使用此选项指定真实值的数据。例如,考虑N等于2且数据包含两个实值D0和D1．在本例中，将该端口值指定为表单[D0D1]。

  • 如果你设置数字接口参数I / Q，指定此值为2N元素列向量，其中N每个时钟周期的样本数是由每个时钟周期的采样参数。

    使用此选项可指定复数数据。例如,考虑N等于2，且数据包含两个实部的复数我0和我1部和虚部问0和问1,分别。在本例中，将该端口值指定为表单[我0问0我1问1]。

数据类型:INT16|uint16

DAC输入数据，指定为标量。

x表示数量DAC.x数据端口，取值范围为1 ~米,在那里米是所选硬件板上可以使用的最大dac数量。的射频接口参数设置号码DAC.x数据港口。

有关数据格式的更多信息，请参见射频数据转换模块与硬件逻辑之间的数据格式．

依赖关系

要启用该端口，请设置数字接口参数真正的．

数据类型:INT16|INT32.|int64|uint16|uint32|uint64|不动点

DAC输入的实部，指定为标量。

x表示数量DAC.xidata.端口，取值范围为1 ~米,在那里米是所选硬件板上可以使用的最大dac数量。的射频接口参数设置号码DAC.xidata.港口。

有关数据格式的更多信息，请参见射频数据转换模块与硬件逻辑之间的数据格式．

依赖关系

要启用该端口，请设置数字接口参数I / Q．

数据类型:INT16|INT32.|int64|uint16|uint32|uint64|不动点

DAC输入的虚部，指定为标量。

x表示数量DAC.xQData端口，取值范围为1 ~米,在那里米是所选硬件板上可以使用的最大dac数量。的射频接口参数设置号码DAC.xQData港口。

有关数据格式的更多信息，请参见射频数据转换模块与硬件逻辑之间的数据格式．

依赖关系

要启用该端口，请设置数字接口参数I / Q．

数据类型:INT16|INT32.|int64|uint16|uint32|uint64|不动点

指示有效的DAC输入数据，指定为标量。

的值1表示数据在DAC.x数据端口有效或数据上的数据DAC.xidata.和DAC.xQData港口是有效的。

x表示数量DAC.x有效的端口，取值范围为1 ~米,在那里米是所选硬件板上可以使用的最大dac数量。的射频接口参数设置号码DAC.x有效的港口。

数据类型:布尔

输出

全部展开

作为列向量返回的DAC输出数据。

  • 如果你设置数字接口参数真正的，块返回输出为N元素列向量，其中N每个时钟周期的样本数是由每个时钟周期的采样参数。

    例如,考虑N等于2并输入到dac1Data端口大小为32位。在本例中，该端口返回一个向量[年代0年代1),年代0是一个16位值从0到15位的输入数据在dac1Data港口和年代1是一个16位值从16位到31位的输入数据在dac1Data端口。

  • 如果你设置数字接口参数I / Q，该块返回输出为2N元素列向量，其中N每个时钟周期的样本数是由每个时钟周期的采样参数。

    例如,考虑N等于2，输入为dac1IData和dac1QData端口大小为32位。在本例中，该端口返回一个向量[我0问0我1问1),我0是一个16位值从0到15位的输入数据在dac1IData港口和我1是一个16位值从16位到31位的输入数据在dac1IData港口和问0是一个16位值从0到15位的输入数据在dac1QData港口和问1是一个16位值从16位到31位的输入数据在dac1QData端口。

x表示数量DAC.x端口，取值范围为1 ~米,在那里米是所选硬件板上可以使用的最大dac数量。的射频接口参数设置号码DAC.x港口。

数据类型:INT16

ADC输出数据，作为标量返回。

x表示数量adcx数据端口，取值范围为1 ~米,在那里米为所选硬件板上的最大可用adc数量。的射频接口参数设置号码adcx数据港口。

有关数据格式的更多信息，请参见射频数据转换模块与硬件逻辑之间的数据格式．

依赖关系

要启用该端口，请设置数字接口参数真正的．

数据类型:uint16|uint32|uint64|不动点

ADC输出的实部，作为标量返回。

x表示数量adcxidata.端口，取值范围为1 ~米,在那里米为所选硬件板上的最大可用adc数量。的射频接口参数设置号码adcxidata.港口。

有关数据格式的更多信息，请参见射频数据转换模块与硬件逻辑之间的数据格式．

依赖关系

要启用该端口，请设置数字接口参数I / Q．

数据类型:uint16|uint32|uint64|不动点

ADC输出的虚部，作为标量返回。

x表示数量adcxqdata.端口，取值范围为1 ~米,在那里米为所选硬件板上的最大可用adc数量。的射频接口参数设置号码adcxqdata.港口。

有关数据格式的更多信息，请参见射频数据转换模块与硬件逻辑之间的数据格式．

依赖关系

要启用该端口，请设置数字接口参数I / Q．

数据类型:uint16|uint32|uint64|不动点

作为标量返回的有效ADC输出数据的指示。

的值1表示上的数据adcx数据端口是否有效或adcxidata.和adcxQData港口是有效的。

x表示数量adcx有效的端口，取值范围为1 ~米,在那里米为所选硬件板上的最大可用adc数量。的射频接口设置adcx有效的港口。

数据类型:布尔

参数

全部展开

该参数为只读。

硬件单板的选择和参数配置请参见硬件实现面板．

指定射频通道接口类型。

要选择一组预定义的ADC和DAC组合，请将此参数设置为ADC & DAC 1x1射频接口，ADC和DAC 2x2射频接口，ADC和DAC 4x4射频接口，ADC和DAC 8x8射频接口,或ADC & DAC 16x16 RF接口．根据选择的硬件单板不同，该参数的可选项也不同。要选择所需的DAC或ADC组合数，请将此参数设置为定制．

例子：ADC和DAC 2x2射频接口指定两个ADC和两个DAC射频通道接口。

指定数字接口类型。

  • 真正的—支万博1manbetx持真实数据

  • I / Q—支万博1manbetx持使用真实端口和虚拟端口的复杂数据

勾选该参数表示开启MTS同步功能。

在代，Xilinx射频数据转换器工具提供同步时钟和ADC和DAC时钟到射频数据转换器硬件IP。在MTS模式下，这些同步时钟依赖于ADC和DAC采样率。因为,Xilinx射频数据转换器工具在MTS模式下提供了一组固定的默认同步时钟，只支持以下采样率:万博1manbetx737.28，1474.56，1966.08，2457.6，2949.12，3072，3932.16.，4669.44，4915.2，5898.24,6144．

有关MTS模式的更多信息，请参见Zynq UltraScale+ RFSoC射频数据转换器v2.3在Xilinx文档中。

选择此参数，启用外部锁相环。

每个ADC和DAC贴图包括一个内部锁相环。这个内部锁相环连同一个时钟实例，根据ADC或DAC采样率为每个tile提供ADC和DAC时钟。当你选择这个参数，内部锁相环禁用，时钟电路直接为每个tile提供ADC和DAC时钟。Xilinx射频数据转换器工具仅支持万博1manbetx这些外部PLL时钟频率：737.28，1474.56，1966.08，2048，2457.6，2949.12，3072，3194.88，3276.8，3686.4，3932.16.，4096，4423.68，4669.44，4915.2，5734.4，5898.24，6144，6389.76，6400,6553.6．

DAC.

的窗格数目和每个窗格中的dac数目DAC.选项卡取决于所选的硬件板。块掩模上显示的瓷砖和DAC表示所选硬件板上的相应瓷砖和DAC。例如，如果您选择了Xilinx Zynq UltraScale+ RFSoC ZCU111评估试剂盒，则DAC.选项卡包含两个窗格(瓷砖1和瓷砖），每个窗格包含四个DAC。对于ZCU111单板，DAC1，DAC2，DAC3,DAC4在瓷砖1分别对应DAC模块228中的DAC 0、DAC 1、DAC 2和DAC 3。DAC5，DAC6，DAC7,DAC8在瓷砖分别对应DAC tile 229中的DAC 0、DAC 1、DAC 2和DAC 3。

设置时预定义了tile和各自的dac的选择射频接口参数ADC & DAC 1x1射频接口，ADC和DAC 2x2射频接口，ADC和DAC 4x4射频接口，ADC和DAC 8x8射频接口,或ADC & DAC 16x16 RF接口．当您选择这些预定义选项时，您无法修改平铺和DAC选择。要修改平铺和DAC选择，请设置射频接口参数定制．

选择此参数可将相同的参数值应用于所选的所有dac。

清除此参数可以为每个选定的dac指定不同的参数值。

依赖关系

要启用该参数，请设置射频接口参数定制．

将采样率指定为基于选定硬件板的范围内的标量。单位是兆次/秒。

例如，如果选择Xilinx Zynq UltraScale + RFSOC ZCU111评估套件，则采样率必须在范围内[500,6554]。

指定插值因子。

请注意

Gen 1和Gen 2器件支持插值因子为1,2,万博1manbetx4和8. Gen 3器件支持1,2,3,4,5,6,8,10,12,16,20,24的内插因子，40。

指定每个时钟周期的采样数。

该块计算流数据宽度为16 x每个时钟周期的采样．

块计算流时钟频率为采样率（MSPS）/插值模式（XN）x每个时钟周期的采样．

指定混频器类型。

使用绕过,设置数字接口参数真正的．

来选择粗或细,设置数字接口参数I / Q．

该参数为只读。

使用真正的- - - >,设置数字接口参数真正的．

使用I / Q - >真实,设置数字接口参数I / Q．

指定混频器频率。

依赖关系

要启用该参数，请设置数字接口参数I / Q和混合类型参数粗．

指定数字控制振荡器(NCO)的频率值为米-element行向量，其中米是DAC的数量。

当你设置射频接口参数定制和明确的匹配所有dac的参数参数,米必须是1。

依赖关系

要启用该参数，请设置数字接口参数I / Q和混合类型参数细．

指定NCO阶段为米-element行向量，其中米是DAC的数量。

当你设置射频接口参数定制和明确的匹配所有dac的参数参数,米必须是1。

依赖关系

要启用该参数，请设置数字接口参数I / Q和混合类型参数细．

选择此参数将模拟sinc输出响应从DAC转换为平输出响应。

ADC

的窗格数目和每个窗格中的adc数目ADC选项卡取决于所选的硬件板。块掩码上显示的瓦片和adc表示所选硬件板上相应的瓦片和adc。例如，如果您选择了Xilinx Zynq UltraScale+ RFSoC ZCU111评估试剂盒，则ADC选项卡包含四个窗格(瓷砖1，瓷砖，瓷砖3.,瓷砖4.)，每个窗格包含两个adc。对于ZCU111单板，ADC1.和ADC2.在瓷砖1分别对应ADC贴图224中的ADC 0和ADC 1。ADC3.和ADC4.在瓷砖分别对应ADC贴图225中的ADC 0和ADC 1。ADC5.和ADC6.在瓷砖3.分别对应于ADC贴图226中的ADC 0和ADC 1。ADC7.和ADC8.在瓷砖4.分别对应ADC贴图227中的ADC 0和ADC 1。

设置时预定义了tile和各自的adc的选择射频接口参数ADC & DAC 1x1射频接口，ADC和DAC 2x2射频接口，ADC和DAC 4x4射频接口，ADC和DAC 8x8射频接口,或ADC & DAC 16x16 RF接口．当您选择这些预定义选项时，您不能修改贴图和ADC选择。要修改平铺和ADC选择，请设置射频接口参数定制．

选择此参数，将相同的参数值应用于所有选中的adc。

清除此参数，可以为每个选择的adc指定不同的参数值。

依赖关系

要启用该参数，请设置射频接口参数定制．

将采样率指定为基于选定硬件板的范围内的标量。单位是兆次/秒。

例如，如果选择Xilinx Zynq UltraScale+ RFSoC ZCU111评估试剂盒，采样率必须在[1000,4096]范围内。

指定抽取因子。

请注意

第1代和第2代设备支持1、2、4和8的抽取因子。万博1manbetx第3代设备支持1、2、3、4万博1manbetx、5、6、8、10、12、16、20、24和40的抽取因子。

指定每个时钟周期的采样数。

块计算流数据宽度为：16 x每个时钟周期的采样．

该块计算流时钟频率为：采样率（MSPS）/大量毁灭模式(xN)x每个时钟周期的采样．

指定混频器类型。

使用绕过,设置数字接口参数真正的．

来选择粗或细,设置数字接口参数I / Q．

该参数为只读。

使用真正的- - - >,设置数字接口参数真正的．

使用真正的- > I / Q,设置数字接口参数I / Q．

指定混频器频率。

依赖关系

要启用该参数，请设置数字接口参数I / Q和混合类型参数粗．

指定数字控制振荡器(NCO)的频率值为米-element行向量，其中米为adc的数量。

当你设置射频接口参数定制和明确的匹配所有adc参数参数,米必须是1。

依赖关系

要启用该参数，请设置数字接口参数I / Q和混合类型参数细．

指定NCO阶段为米-element行向量，其中米为adc的数量。

当你设置射频接口参数定制和明确的匹配所有adc参数参数,米必须是1。

依赖关系

要启用该参数，请设置数字接口参数I / Q和混合类型参数细．

模型的例子

使用Xilinx RFSoC器件发送和接收音调-第1部分系统设计

使用Xilinx RFSoC器件发送和接收音调-第1部分系统设计

使用SoC Blockset®为Xilinx®RFSoC器件设计数据路径。您将设计和模拟一个系统，该系统从FPGA生成一个正弦音调，并通过使用射频数据转换器(RFDC)块在多个射频信道之间传输音调。然后，系统将使用RFDC块将数据接收回FPGA，并使用嵌入式处理器一次将接收到的音调可视化为一个通道。
使用Xilinx RFSoC设备发送和接收音调-第2部分部署

使用Xilinx RFSoC设备发送和接收音调-第2部分部署

使用SoC Blockset®在Xilinx®RFSoC设备上实现和验证一个设计。您将在Xilinx RFSoC评估套件上部署一个系统，该系统从FPGA生成正弦音调，通过多个射频通道传输它，并将它接收回设备，以完成环回。有关系统的建模和仿真，请参阅使用Xilinx RFSoC器件发送和接收音调-第1部分系统设计示例。
使用Xilinx RFSoC设备实现5G NR MIB恢复

使用Xilinx RFSoC设备实现5G NR MIB恢复

使用针对Xilinx Zynq®UltraScale+™RFSoC ZCU111评估板的SoC Blocks万博1manbetxet®实现，在Simulink®中模拟和部署5G NR MIB恢复算法。使用本示例，您可以从5G NR波形中恢复、解调主同步信号(PSS)和次同步信号(SSS)，并模拟在处理器上运行的Cell Search控制算法序列，同时与Cell Search硬件算法进行交互。在仿真中，在硬件实现之前，可以在处理器中对控制器和FPGA中的硬件算法进行系统级微调和验证。
使用Xilinx RFSoC器件的OFDM发送和接收

使用Xilinx RFSoC器件的OFDM发送和接收

在Simulink®中模拟和部署正交频分复用(OFDM)发送和接收算法，使用针对Xilinx Zynq®UltraScale+™RFSoC ZCU111评估板的SoC Blockset®实现。万博1manbetx使用这个示例，您可以将HDL OFDM发射器(无线HDL工具箱)和HDL OFDM接收器(无线HDL工具箱)示例集成到SoC块集实现中。
脉冲多普勒雷达使用Xilinx RFSOC装置

脉冲多普勒雷达使用Xilinx RFSOC装置

使用针对Xilinx Zynq®UltraScale+™RFSoC评估试剂盒的SoC Blockset®实现，在Simu万博1manbetxlink®中构建、模拟和部署脉冲多普勒雷达系统。使用这个例子，你可以检测和估计移动目标的距离和速度。距离-多普勒处理通过现场可编程门阵列(FPGA)和处理器进行分区。距离处理在FPGA中进行，多普勒处理在处理器中进行。该实例还实现了一个雷达目标模拟器来评估雷达的性能。

更多关于

全部展开

兼容性的考虑

全部展开

行为在R2020b中改变

扩展功能

另请参阅

外部网站

介绍了R2020a

用于Xilinx设备文档的万博1manbetxSoC Blockset支持包

万博1manbetx

仿真软件MAT万博1manbetxLAB,その他の製品をお試しください

無料評価版のダウンロード