滤波器设计HDL编码器
固定小数点フィルターのHDLコードを生成
滤波器设计HDL编码器™は，MATLAB®で设计した固定小数点フィルターを実装するための，FPGAまたはASIC向けの合成可能で移植可能なVHDL®コードと的Verilog®コードを生成します。また，生成されたコードをシミュレーション，テスト，検证するためのVHDLおよび的Verilogのテストベンチを自动的に作成します。
始める：
滤波器设计HDL编码器™はDSP系统工具箱™と统合されており，设计と実装のための统一された环境を提供します。フィルターの设计とVHDLコードおよび的Verilogコードの生成は，MATLAB®コマンドラインから，またはDSP系统工具箱で，フィルターデザイナーアプリまたは过滤器生成器アプリを使用して実行できます。
フィルターデザイナーアプリを使用して，HDLコード生成用のフィルターを设定します。
滤波器设计HDL编码器への设计エントリ入力は，以下の2つの方法のいずれかで作成する，量子化されたフィルターです。
滤波器设计HDL编码器では，以下のようないくつかの重要なフィルター构造がサポートされています。
离散时间有限インパルス応答（FIR）。これには，対称，非対称，および転置构造が含まれます。
2次セクション型（SOS）有限インパルス応答（IIR）。これには，直接型I，直接型II，および転置构造が含まれます。
マルチレートフィルター。これには，カスケード积分栉形（CIC）インターポレーターおよびデシメーター，直接型FIRおよび転置FIRポリフェーズ内插およびデシメーター，FIRホールドおよび线形内插，FIRポリフェーズサンプルレート変换构造が含まれます。
非整数遅延フィルター。これには法罗构造が含まれます。
滤波器设计HDL编码器は，カスケード接続されたマルチレートおよび离散时间フィルターからHDLコードを生成できます。これらのシングルレートフィルター构造およびマルチレートフィルター构造では，固定小数点および浮动小数点（倍精度）の実现がサポートされます。さらに，FIR构造では，符号なし固定小数点系数がサポートされます。
フィルターを量子化し，スケール値を调整し，そして再度量子化して，コード生成のためのフィルター设计を准备します。
SerialPartitionプロパティで使用可能なすべてのオプションについて，フォールディングファクターと乘算器の使用を検讨します。
フィルターデザイナーアプリまたは过滤器生成器アプリから，固定小数点フィルターのVHDLコードまたは的Verilogコードを生成できます。どちらのアプリでも，HDLコードを生成する际に，実装アーキテクチャの指定，ポートデータタイプの选択，パイプラインレジスタの插入などのHDL生成オプションを设定できます。その他のオプションでは，フィルターHDL设计のテストベンチを生成および设定できます。
HDLを生成するオプション。
滤波器设计HDL编码器は，オプション设定またはプロパティ名とプロパティ値のペアに基づいて，フィルターを设定し，量子化フィルターのテストベンチHDLコードを生成します。これらの设定により，次のことが可能になります。
- 言语要素の指定
- ポートパラメーターの指定
- 高度なHDLコード机能の使用
すべてのプロパティにはデフォルト设定があります。フィルター设计と解析アプリまたは过滤器生成器アプリで设定を调整すると，HDL出力をカスタマイズできます。このアプリでは，以下に关连するプロパティを设定できます。
- HDL言语设定
- ファイル名およびフォルダー设定
- リセット仕様
- HDLコードの最适化
- テストベンチのカスタマイズ
动画アプリケーション用の27タップFIRフィルターのパフォーマンスと面积メトリクス。
VHDLまたは的Verilogのテストベンチを生成して，生成されたHDLコードをシミュレートおよびテストできます。さらに，HDL验证™を使用すれば，万博1manbetx®コシミュレーションブロックを生成して，S万博1manbetximulink中で动作するビヘイビアフィルターモデルとテストを，Cadence的®尖锐®およびXcelium™シミュレーター，または导师®的ModelSim®および奎斯塔®シミュレーターで动作する，生成されたHDLに接続できます。コシミュレーションにより，生成されたHDLコードからの结果と的Simu万博1manbetxlinkで动作するビヘイビアフィルターモデルからの结果を直接比较できるため，フィルター设计の検证が简単になります。この统合により，MATLABおよびSi万博1manbetxmulink中の高度な分析および可视化机能を适用して，フィルター设计のHDL実装をテスト，デバッグ，検证できます。
5次バタワースフィルターの奎斯塔シミュレーション结果とDSP系统工具箱からの元のフィルター仕様の结果。
