万博1manbetx®在FPGA和ASIC设计项目中广泛用于系统级仿真和早期验证。这些项目中有许多已经用VHDL编写的块和子系统®或Verilog®.HDL Verifier™可以将这些手写或重用的代码导入到一个联合仿真块中,该块将Simulink与Mentor的HDL模拟器连接起来万博1manbetx®或节奏®.
本视频演示了导入VHDL用于将在Mentor Questa中模拟的CORDIC功能的工作流®连接到Simulink中的测试环境。万博1manbetx它还详细说明了如何指定数据类型和样本时间映射,以实现准确和高效的协同仿真。
您也可以从以下列表中选择一个网站:
选择中国网站(中文或英文)以获得最佳网站表现。其他MathWorks国家网站不适合从您的位置访问。