从HDL验证Xilinx的FPGA电万博1manbetx路板支持

使用HDL验证的赛灵思FPGA开发板,在半实物FPGA为(FIL)支持基于FPGA的验证万博1manbetx。

      HDL验证™自动化的HDL代码在Xilinx验证®FPGA板通过使FPGA合环(FIL)测试。FIL测试有助于确保MATLAB®算法或万博1manbetx®设计预期一样,在现实世界中,增加你的硅实现的信心。在MATLAB算法或Simulink模型被用来驱万博1manbetx动FPGA输入激励和分析FPGA的输出。随着FIL测试,您可以验证您的FPGA设计的速度,使您能够运行更广泛的套测试用例和对设计进行回归测试。

      HDL验证支持FIL模拟万博1manbetx选择的Xilinx FPGA板。这些电路板的板定义文件都包含在支持包。万博1manbetx您可以添加其他的FPGA开发板与FIL与使用FPGA板定制

      下面的器件系列的支持:万博1manbetx

      • ZYNQ®的UltraScale +™片上多核
      • 的Virtex®的UltraScale,的Kintex®的UltraScale
      • 的Virtex-7,Kintex-7产品,产品Artix®-7,ZYNQ-7000
      • 的Virtex-6,斯巴达®-6
      • Virtex-5的
      • Virtex-4的

      平台和发布支持万博1manbetx

      查看硬件支持包的系统需万博1manbetx求表当前和以前的版本,发行版和平台的可用性。

      查看改进和bug修复中发行说明