生成可移植的、可合成的VHDL^®和Verilog^®从MATLAB代码^®函数,仿真软件万博1manbetx^®模型和Stateflow^®图表。生成的HDL代码可用于FPGA编程或ASIC原型设计。

HDL编码器提供了一个工作流顾问，自动化编程的Xilinx^®, Microsemi^®,英特尔^®fpga。您可以控制HDL体系结构和实现，突出显示关键路径，并生成硬件资源利用率估计。HDL编码器提供了Simulink模型与生成的Verilog和VHDL代码之间的可跟踪性，万博1manbetx使遵循DO-254和其他标准的高完整性应用程序能够进行代码验证。

万博1manbetx对行业标准的支持通过IEC认证工具包(适用于ISO 26262和IEC 61508)。