半导体知识产权核心-通常被称为IP核心是用于FPGA、SoC FPGA或ASIC设计的可重用的HDL组件。
在fpga和SoC fpga中，IP核充当构建块，可以使用设计工具集成到完整的实现中，例如Vivado®来自Xilinx的IP Integrator和ISE或转换频率从英特尔．在安巴®AXI version 4 AXI互连协议——更广为人知的名称是AXI4——已经成为用于内存映射和流数据传输的标准协议。
IP核生成的通用工作流生成的IP核必须符合Xilinx、Intel和AXI4- lite支持的AXI4接口万博1manbetxAXI4-Stream协议Xilinx®设备。可以对它们进行积分自定义的IP核使用Xilinx Vivado IP Integrator或英特尔的Qsys进入FPGA或SoC FPGA设计。
你可以从这里进行IP核生成MATLAB®代码或万博1manbetx®模型。您还可以使用IP核生成工作流高密度脂蛋白编码器™的C/ c++代码生成特性嵌入式编码器®在自动硬件软件工作流程针对Xilinx Zynq®soc和英特尔®SoC fpga。
有关更多细节，请参见高密度脂蛋白编码器™．
