fpga de Xilinx和soc de Zynq
Modelado, verificación y programación de algoritmos en dispositivos Xilinx
loexpertos e工程师硬件利用MATLAB®y仿万博1manbetx真软件®a fin de desarrollar aplicaciones de prototipado y producción para la implementación en dispositivos FPGA de Xilinx®y SoC de Zynq®．Con MATLAB y 万博1manbetxSimulink podrá:
- 硬件架构模型，系统模型
- Programar su FPGA o SoC sin escribir código
- Simulink, Simulink, Simulink, Simulink, Simulink万博1manbetx
- Llevar a cabo el diseño FPGA y SoC para producción
“Como ingeniero de sistemas mecatrónicos，我的经验是系统控制和模式的中心，没有HDL和fpga。Con el diseño basado en modelos, puedo usar mi experiencia y mis conocimentos清醒的控制器y el sistema controlado para lelevar cabo gran parte del trabajo que suelen realizar los ingenieros de fpga y así reducir su carga de trabajo。”
Rob Reilink, DEMCON
Uso de MATLAB con fpga de Xilinx y soc de Zynq
Modelado para la programación de fpga和soc
基于MATLAB和Simulink的协议架构硬件和算法。万博1manbetx当你incluyeCuantificación en punto fijo(30:45)，白土利用递归公式más效率，y generación de códigoEn punto flotante native(55)， lo cual permite programar las fpga con más facilidad。换算公式和参考算法的相似之处。
高密度脂蛋白编码器™属VHDL o Verilog sinintetiztizable directamente desde bloques de función de S万博1manbetximulink y MATLAB兼容程序con HDL para aplicaciones como进程señales，comunicaciones inalambricas，控制动力装置yprocess amiento de imágenes/vídeo．Xilinx系统生成器yXilinx模型编写器agregan bloques específicos de Xilinx a 万博1manbetxSimulink que se pueden integral con los bloques native para la simulación y la generación de código HDL。
Analice los efectos de las建筑设计硬件和软件，包括los efectos衍生工具del uso de memoro y la planificación/ del SO，中间SoC Blockset™．
Explorar或含
Programación de fpga de Xilinx y soc de Zynq
HDL Coder le guiará por los paspasasecararios para programar su FPGA o SoC直接desde Simulink si万博1manbetxn tener que escribir una línea de código。Desde HDL Coder, puede optimizar y generar VHDL o Verilog可可junto con接口AXI para la conexión a unsoc。A partir de ahí， puede llamar嵌入式编码器para generar C/ c++，一个程序设计软件que se ejuta en el processor Embedded。
Puede descargar paquetes de soporte destinados a dispositivosFPGAde Xilinx yZynq SoCPara su uso con嵌入式编码器y HDL编码器。Estos automatizan la síntesis de Xilinx Vivado, el proceso de place和route y la programación de fpga / soc。存在的，完全自动的，不受约束的，与之相对应的，与之相对应的，与之相对应的，与之相对应的，与之相对应的，与之相对应的，与之相对应的，与之相对应的，process amiento de imágenes/vídeosy无线电定义软件．
Simulación y depuración de fpga
HDL验证器reutilitza los entornos de prueba de MATLAB y Simuli万博1manbetxnk对验证el diseño FPGA。
谢谢cosimulacion(35分)， es可能的弹出程序automáticamente el测试台de MATLAB o Simulink conectado c万博1manbetxon el diseño de Verilog o VHDL que se ejecuta en unsimulador de Mentor图形o Cadence设计系统。
拉simulacion FPGA-in-the-loopconecta el测试台架MATLAB或Simulink con万博1manbetxplacas FPGA de Xilinxsoportadas a través de Ethernet, JTAG opci - express(2:52)．
UtiliceMATLAB como interfaz AXI Master(40)para enviar datos a la FPGA, e插入lógica de数据捕获(4:09)a fin de depurar la FPGA mediante puntos de prueba internos。
Diseño FPGA SoC参数producción
Los expertos e ingenieros de hardware utilizan MATLAB y 万博1manbetxSimulink para colaborar en el diseño FPGA y SoC de producción para aplicacionesinalambricas，图像进程vídeo(20:59)，控制动力(24:20)yCríticas para la seguridad．
拉斯维加斯optimizaciones(49:42)de síntesis de alto nivel de HDL编码员贡献了令人满意的目标diseño a la vez que se mantiene la trazabilidad entre el RTL generado, el modelo y los requistos, lo cual es importante en los flujos de trabajo de alta integrad tales como做- 254．Junto con VHDL y Verilog可烧结，HDL编码器属IP核que conectan fácilmente con Vivado IP积分器para la integración de sistemas。Y高密度脂蛋白验证器属Modelos de verificación(19)Que contribuyen a accelerar el desarrollo de test bench。
Díganos cómo podemos ayudarle
Póngase en contact acto con nosotros para obtener una evaluación personalizada和conguir precios提供了一系列必要。
通信描述inalámbricas 5G NR en FPGA
Lea el白皮书para obtener información彻底的清醒。
