混合信号块集
Diseñe, analice y simemas analógicos y de señal mixta
混合信号块集™比例模型的组件y失真，herramientas análisis y bancos de pruebas para diseñar y verificar circuitos integros (IC) de señal mixta。
您可以使用modelar PLL，可以将其他系统的数据转换为abstracción。在模型上，可以在señal mixta junto和lógica的控制算法的类似组件的DSP完成。También puede personalize los modelos para incluir tales como los efectos de la cuantización, el ruido, la no linealidad la fluctuación。La simulación rápida en nivel de sistema con solvers de Sim万博1manbetxulink®这个变量允许我们在相同的晶体管集成电路中发现相同的缺陷。
CON LA APP混合信号分析仪PUEDE Visuitizar，Analizar e Identificar endencias en Datos deseñalmixta。LaOpciónCadenceVirtuoso Ade Matlab Integration Permite ImportAl Bases de Datos de结果os desimulaciónnenel nivel de circito amatlab®。Si Lo Prefiere，Puede Importar Una Lista De Conexiones de Spice Y Crear O Modififar Un Circuito Lineal E Invariante En El Tiempo Con ElementosParásitos2ReatherídosdelDiseñodel Circuito Integrado。El Blockset Proporciona Funciones deAnálisispara losseuteAdos desimulaciónstealsalprocesamiento parificar las eciffificaciones，ajustar lascaracterísticasy notiparl las mediciones。
MásfiginaCión：
Complemento
混合信号Blockset模型
应用混合信号分析仪
利用la app混合信号分析仪Para Visualizar，Analizar e Identifimar de Forma Interactiva Las Tendencias en Datos deseñalmixta en los dominios del tiempo y la frecuencia。
La opción Cadence Virtuoso ADE MATLAB集成允许重要的基础数据的结果simulación de señales transitorias, CA y CC en el nivel de circuito MATLAB。
Base de Datos de Cadence Virtuoso Ade Importada A La App混合信号分析仪。
Diseno de锁相环
diseñeysimule lazos de seguimiento de fase（pll）en el nivel de sistema。Las ArquitecturasMásFrecuentesSon Pll denúmeroentno康涅狄格州DeMódulo简单o双重y Pll denúmerofraccionariocon acumuladores o moduladores delta-sigma。TambiénPuedeVerificar Y Visualizar La Respuesta de Lazo Abierto Y Lazo Cerrado de SusDiseños。
Diseño de ADC y DAC
diseñeysimule convertionores de DatosAnalógicos-nigitales（ADC）Y Digitales-Ananógicos（DAC）en El Nivel de Sistema。LasArquitecturasMásFrecuentes儿子ADC Flash Y SAR（Registae deaproximaciónSucesiva），AsíCododacBinariosPonderados Y secationados。
ADC SAR con时间范围。
Librería de components básicos
Diseñe un sistema de señal mixta con components básicos tales como bombas de carga, filtros de lazo, detectores de recuencia de fase (PFD)， osciladores controlados por voltaje (VCO)， divisores de reloj y fuentes de reloj de muestreo, entre otros。反对Simscape电气™，你可以把我的名字写在analógicos en UN nivel de abstracción menor..
Librería de components básicos de PLL。
Importación de listas de conexiones de SPICE
Puede Importar Una Lista De Conexiones De Spice Y Crear O Modififar UN Circuito Lineal E Invariante En El Tiempo Con ElementosParásitos2ReTherídosdelDiseñoLECICINGOIntegrado Utilizando El Bloque Linear电路向导。
结果转移顺序的筛选结果。
imperfecciones desincronización.
时间模型caída，转换速率有限的时间延迟变量在realimentación。在sincronización的模型中，有可能的弹射模拟可以在这个时间计算中进行评估。
fludtuaciónyruidode fase
模型的fluctuación孔径的ADC和特定的权限，在frecuencia对VCO和PLL进行仲裁。眼睛图。
为了给你一个VCO提供潜在的帮助。
banco de功能
Mida El Tiempo de Cierre，El Perfil de Ruido de Fase Y La Frecuencia Operativa de Pll Y Caragerice El Rendimiento de Los ComponenesBásicos故事Como VCO，PFD Y Bombas de Carga。Mida Lascaracterísticasde Ca / Cc Y LaFludtuóndeperturade los ADC。
Banco de prebas de ADC para mediael rendimito CC y CA。
IntegleCiónConEntornos deSimulacióndeIC
Reutilice modelos de señal mixta en el nivel de sistema en entorno de diseño de circuitos impreso mediante la cosimulación o la generación de un módulo de SystemVerilog usando HDL Verifier™。Para la parte del sistema, puede generar código HDL sintetizable mediante HDL Coder™。
