HDL编码器时钟速率流水线，第1部分:介绍
杰克·埃里克森MathWorks
关于时钟速率流水线的两部分系列文章的第一部分讨论:
- 为什么需要时钟速率流水线
- 为什么需要将流水线阶段插入到针对FPGA的设计中
- 如何在Simulink采样率万博1manbetx®映射到FPGA上的时钟速率
- 如何在HDL编码器™中使用过采样来扩展Simulink数据速率到更快的FPGA时钟速率万博1manbetx
- 时钟速率流水线是如何工作的
本系列的第2部分将演示如何将时钟速率管道与其他HDL编码器优化结合起来，以平衡速度与资源使用。
产品集中
相关视频和网络研讨会
你也可以从以下列表中选择一个网站: