> > mlhdlc_demo_setup (“sfir”)
问题:冷杉过滤器通过高密度脂蛋白编码器Redpitaya平台
10视图(30天)
显示旧的评论
我的目标是实现一个调制在FPGA硬件(红色火龙果)。所以我试着一些基本的应用程序(如正弦发生器和冷杉过滤器使用Matlab HDL编码器。正弦发生器工作好,但冷杉过滤器(生成filterDesigner)操作不像想要的。设计在附录中可以看出,初始化在Xilinx Vivado是:
FIR_filter (.clk (adc_clk) .reset (1 'b0) .clk_enable (1 'b1)在(data_adc) .ce_out (), .Out (data_dac));
可以看到过滤器量化输入和输出设置为14-bit签署-拟合adc和dac规范。
现在,虽然闲置的输入,输出信号是不正确的。有一个随机的噪音附加。
是一个量化的问题,数据类型或数据溢出?所以正确的设置是什么?
或有其他基本条件照顾直接用Verilog代码实现Matlab HDL编码器吗?
