HDL代码:如何养活一个FFT (64 x1)向量作为输入。
3视图(30天)
显示旧的评论
你好,
我想在我的FPGA实现FFT。我FPGA接收数据不断与特定的时钟一个又一个的样品。我想缓冲64个样本,然后对那些执行FFT。
仿真软件万博1manbetx模型描述的想法(但不是HDL兼容)看起来很简单:
我创建了以下示例使用HDL优化FFT和缓冲区以外的子系统。
这将创建一个顶级HDL文件作为输入使用FFT子系统std_logic_vectors数组:
三机一体:vector_of_std_logic_vector16 (0 - 63);——ufix16_En8 [64]
…
类型vector_of_std_logic_vector16数组(自然范围< >)std_logic_vector(15报纸0);
我知道寻找方法来创建这个缓冲区,目前仅工作在硬件仿真软件。万博1manbetx最好是使用简单的块RAM。迄今为止,我发现line_buffer (eml_hdl_design_patterns库)和高密度脂蛋白FIFO。但我似乎都没有达到我的目标。
我很高兴关于任何希德或引用的例子。到目前为止我的搜索还没有显示任何东西,我有点失去了如何创建一个高密度脂蛋白兼容的缓冲区。或如何使用FFT吗?
接受的答案
Bharath Venkataraman
2017年3月24日
你不需要缓冲64个样本,然后把它一下子hf FFT。你可以通过在一个样本你得到它们。高密度脂蛋白FFT将发出的64个样本数据块后延迟(显示在面具)。