在多大程度上是MathWorks司机和图书馆参与新的基于ADI libiio的Linux映像Zynq + AD9361目标?

12个视图(30天)
这是一个问题相关19.2.1版本的:
为USRP嵌入式系列无线电通信工具箱支持包万博1manbetx
为Xilinx Zynq-Based无线电通信系统工具箱支持万博1manbetx包
嵌入式编码支持包Xilinx 万博1manbetxzynq - 7000平台
ADI的libiio司机代替MW专用司机,特别是对于DMA / AXI-stream沟通通过可编程逻辑/ FPGA。
从文档似乎ADI libiio接管之间的所有连接西南在Linux / ARM和FPGA IP的,ADI射频芯片以及其他外围设备。
这是如此还是有更多吗?
在参考libiio FPGA设计分布式“USRP嵌入式系列无线电通信工具箱支持计划”,我们仍然可以看到MW IP(主要是一些时钟网络操作和旁路多路复用技术的用户I万博1manbetxP)如果我们看在生成Vivado项目。
这是否意味着存在相应(PL / FPGA参考设计)西南或内核组件由MW SW / FPGA系统运行所需Zynq ?
这唯一的Linux映像,将与MW参考顶层设计相应的图像从支持包?万博1manbetx
你能请提供一些结构/版本的细节吗?
另外:
搬到2019 b和libiio时,我们才能期望所有功能可供用户软件应用程序运行在目标从支持包(MW SD卡)ADI iio网页的描述,例如万博1manbetx
或有条件限制吗?
最好的问候,
联合国

接受的答案

Ousman Sadiq
Ousman Sadiq 2019年12月5日
嗨,联合国,
让我来澄清一下东西,看看,回答你提出的一些问题。
下列特别提款权支持包:万博1manbetx
为USRP嵌入式系列无线电通信工具箱支持包万博1manbetx
为Xilinx Zynq-Based无线电通信系统工具箱支持万博1manbetx包
我们使用libiio, IIO司机提供的模拟设备与基于AD936x射频通信芯片。这包括司机流样本PL的PS / DMA引擎。
在用户层面(客户)我们公开可用的射频特性的一个子集,一些MathWorks特定功能(绕过用户逻辑)通过我们的系统对象和块( 1 , 2 , 3 , 4 )。这些都是几乎相同的Xilinx Zynq-Based无线电和USRP嵌入式系列无线电之间。
如果您想要配置其他(未曝光)射频属性,那么你将需要手动配置这些使用libiio,或通过修改devicetree SD卡的图片。因为我们使用的是模拟设备驱动程序,记录所有功能应该可以但有潜在冲突的如果有一些属性被覆盖的MW块
为嵌入式编码支持包Xilinx zyn万博1manbetxq - 7000平台
这支持包提万博1manbetx供的目标代码生成基础设施和块Zynq。它使用libiio提供AXI-Stream之间移动数据的支持PL和PS。MathW万博1manbetxorks撰写IIO司机必须启用该功能。这依赖于一个高密度脂蛋白编码器撰写核心( HW / SW合作设计工作流 )协调运动的数据。
不使用libiio万博1manbetx AXI-Lite支持。
我认为对你来说意味着什么,如果你想AXI-Stream支持有一个要求使用MW SD卡图片,和HW / SW合作设计工作流。万博1manbetx
另一个复杂因素是,我们的目标代码生成工作流(监视和优化/外部模式,构建和部署)依赖与sysroot生成交叉编译通过我们MW SD卡和一个特定的编译器工具链
如果你只是感兴趣使用AD936x接收器和发送功能(没有目标代码生成),那么可以使用SD卡所提供的图像模拟设备。唯一的功能,不会有任何影响是绕过用户逻辑。
我希望能帮助
亲切的问候,
Ousman
3评论
Rimsha Javed
Rimsha Javed 2023年6月7日在5:02
我们有一个类似的问题。我们使用了HW / SW合作设计工作流为正交相移编码发射机产生比特流和ADRV9361-z7035 Recevier设计。现在我们需要一个定制的板上运行它通过Petalinux构建操作系统。尽管Mathworks提供了自定义选项板但由于有一些限制自定义。应该是可能的方法使Matlab设计comptible forADI参考图像。
我们应该单独Genrating HDL IP核心而不是生成一个完整的比特流,然后手动Vivado设计路线。即使这样我们如何满足Axi Lite接口和旁路TX RX IPs吗?

登录置评。

更多的答案(0)